公开/公告号CN101587139A
专利类型发明专利
公开/公告日2009-11-25
原文格式PDF
申请/专利权人 山东艾诺仪器有限公司;
申请/专利号CN200910017118.4
申请日2009-07-09
分类号
代理机构济南舜源专利事务所有限公司;
代理人苗峻
地址 250101 山东省济南市高新区天辰大街1251号3号楼
入库时间 2023-12-17 23:01:37
法律状态公告日
法律状态信息
法律状态
2011-09-28
授权
授权
2010-01-20
实质审查的生效
实质审查的生效
2009-11-25
公开
公开
技术领域
本发明涉及交流电子负载领域,具体为一种可跟随输入同相位变化的任意波形发生器,具有迅速跟踪的能力,具有多种可调整的参数。
背景技术
1、现阶段,交直流电子负载是一种基本测量仪器,可模拟各种类型的交直流负载。在作为交流负载运行时,该仪器需要一个可跟随输入快速准确变化的任意波形发生器,以其产生的波形作为电流的波形以模拟各类负载。现阶段多采用模拟锁相环技术来实现该种类型的波形发生器,数字DDS合成技术在其他领域已有广泛的应用,但具有跟踪并进行多参数控制的波形合成领域,尚未应用。
2、波形发生器的性能直接决定了电子负载的性能。传统电路采用了锁相环电路来实现对输入的跟踪,锁相环电路虽然工作稳定,误差小,但其基于模拟电路,调节速度慢,在该种跟踪方式的应用下,一般不能实现100ms以下的快速跟踪,且具有频率响应速度不线性等缺陷,不能满足高性能的电子负载的要求。
发明内容
针对上述的问题,本实用新型提供了一种全数字化控制的快速跟踪任意波形发生器,可使跟踪的速度由锁相环的100-3000ms迅速提高到1-30ms,且频率响应速度不线性的缺陷得到根本解决,频率响应范围可以达到模拟锁相环电路的2-3倍。
一种交流电子负载中的快速跟踪任意波形发生器,基于FPGA实现,包括:
一过零点比较器,具有滞回区间,将外部输入的电压信号转换为方波,该方波输入FPGA的周期计数器作为控制信号,该部分不设置在FPGA内部;
一输入周期计数器,以FPGA德内部时钟为基准,以上述输入方波为控制,通过对方波的边延判断完成对其的周期计数;
一输出周期计数器,与输出控制器连接,用于确定输出的波形的周期,输入数据源为输入周期计数器;
一移相输出计数器,与输出控制器连接,用于确定产生的波形与输入的波形之间的相位关系,输入数据源为SPI控制器通过输出控制器传送的数据;
一门控触发计数器,与输出控制器连接,用于确定周期内波形的输出的相对时段,输入数据源为SPI控制器通过输出控制器传送的数据(该功能类似于可控硅的触发波形);
一SPI(同步串行接口)控制器,用于对输出控制器和波形算法控制器传送来的SPI指令进行分发及应答,在对指令和参数解析后分发给上述两个控制器;
一波形算法控制器,具有与SRAM连接的地址、数据和控制线,根据SPI控制器发出的指令,运算并产生波表,该波表在逐点产生时即被写入RAM;
一SRAM,与波形算法控制器及输出控制器连接,在波形算法控制器运算时与其相连接并存贮其产生的波形数据;在输出时,与输出控制器连接并读出SRAM中的数据以用做输出;
一输出控制器,连接SRAM、SPI控制器、输出周期计数器、输入周期计数器、移相输出计数器、门控触发计数器,用于对波形的输出进行控制,通过读取SRAM中的数据,并结合上述计数器的参数对波形进行综合调整,以输出符合外部控制器要求的波形;
一DAC,连接输出控制器,对输出的数据进行数模转换,以得到模拟的波形输出,该部分也不设置在FPGA内部。
优选的,上述波形算法控制器产生的波表为最多产生8种类型的720个字节的存贮空间,采用8位数据长度。上述SRAM具有该SRAM具有8*720个字节的存贮空间,采用8位数据长度。上述DAC为8位DAC。
工作时,该波形发生器具有2个基本的工作状态,一为设置状态,一为输出状态。
在设置状态下,SPI控制器、波形算法控制器及SRAM参与工作;SPI控制器接收到来自其他控制器的控制指令与控制参数,从中取出指令进行分发,波形算法控制器接收到SPI控制器转送的指令与参数产生出720点的8位的周期波形数据,并逐点存入SRAM,指令最多可控制并产生8组720点的波形数据。
在SPI控制的通讯与设置状态结束后,外部控制器可发送指令使FPGA进入输出状态,SPI控制器在接收到该指令后,将该指令解析后分发至输出控制器和波形算法控制器,2个控制器进行一些针对输出方面的控制操作。例如:SRAM由写状态更改为读状态,波形算法控制器释放地址线和数据线输出控制器使用等。
在由设置态转变为输出状态下的时候,静态SRAM中已经具有运算好的数据,各控制线已经就绪,输出控制器中一些相关的寄存器已经有输出需要的参数(这些参数也可有可能在输出运行中由SPI控制器改变从而实现在线调节)。
在输出状态下,电压信号通过一个过零点比较器后,形成一个同步于输入电压的方波,该方波送入FPGA,FPGA利用输入周期计数器对方波进行周期计算,在电压信号的一个完整的周期结束后,输入周期计数器得到一个周期值,输出控制器将该值送入输出周期计数器,从下一周期开始,输出控制器操作与波形产生相关的输出周期计数器,移相输出计数器,门控触发计数器进行工作,通过读取RAM中预先存贮的完整周期任意波形,形成数据进行输出,并经外部DAC转换后得到模拟波形输出。计算过程中,除第1周期外,每周期的输出均以上一周期输入的信息为基准,使其可做到很快的响应。
本发明提供的交流电子负载中的快速跟踪任意波形发生器,具有以下优点:
1.跟踪的响应速度大幅提升。
2.消除了频率响应时间的非线性。
3.频率响应的动态范围比显著增大。
4.灵活的输出控制以输出更多参数的波形。
附图说明
图1是本发明实施例的电气原理与FPGA内部功能单元框图。
具体实施方式
下面以非限定性的实施例来进一步解释、说明本技术方案。
一种交流电子负载中的快速跟踪任意波形发生器,如图1所示,包括:
一过零点比较器,具有滞回区间,将外部输入的电压信号转换为方波,该方波输入FPGA的周期计数器作为控制信号,该部分不设置在FPGA内部;
一输入周期计数器,以FPGA德内部时钟为基准,以上述输入方波为控制,通过对方波的边延判断完成对其的周期计数;
一输出周期计数器,与输出控制器连接,用于确定输出的波形的周期,输入数据源为输入周期计数器;
一移相输出计数器,与输出控制器连接,用于确定产生的波形与输入的波形之间的相位关系,输入数据源为SPI控制器通过输出控制器传送的数据;
一门控触发计数器,与输出控制器连接,用于确定周期内波形的输出的相对时段,输入数据源为SPI控制器通过输出控制器传送的数据(该功能类似于可控硅的触发波形);
一SPI(同步串行接口)控制器,用于对输出控制器和波形算法控制器传送来的SPI指令进行分发及应答,在对指令和参数解析后分发给上述两个控制器;
一波形算法控制器,具有与SRAM连接的地址、数据和控制线,根据SPI控制器发出的指令,运算并产生最多8种类型的720点波表,该波表在逐点产生时即被写入RAM;
一SRAM,与波形算法控制器及输出控制器连接,在波形算法控制器运算时与其相连接并存贮其产生的波形数据;在输出时,与输出控制器连接并读出SRAM中的数据以用做输出,该SRAM具有8*720个字节的存贮空间,采用8位数据长度;
一输出控制器,连接SRAM、SPI控制器、输出周期计数器、输入周期计数器、移相输出计数器、门控触发计数器,用于对波形的输出进行控制,通过读取SRAM中的数据,并结合上述计数器的参数对波形进行综合调整,以输出符合外部控制器要求的波形;
一8位DAC,连接输出控制器,对输出的数据进行数模转换,以得到模拟的波形输出,该部分也不设置在FPGA内部。
工作时,该波形发生器具有2个基本的工作状态,一为设置状态,一为输出状态。
在设置状态下,SPI控制器,波形算法控制器及SRAM参与工作;SPI控制器接收到来自其他控制器的控制指令与控制参数,从中取出指令进行分发,波形算法控制器接收到SPI控制器转送的指令与参数产生出720点的8位的周期波形数据,并逐点存入SRAM;指令最多可控制并产生8组720点的波形数据。
举例说明:
例1:第1组波形为正弦波,波形相移30°;则指令为(ASSCII格式):1:SIN 30;
SPI控制器接收到该指令,将SIN数据传送与波形算法控制器,波形算法控制器运用公式:
A=0-719
产生得到720点波表数据,并在产生过程中通过控制SRAM的地址与数据线将其写入SRAM。
其后,SPI控制器将30°的相移信息传送入输出控制器保存,待输出运行时由输出控制器运算使用。
例2:第6组波形为多次谐波(基波为1),3次谐波0.2,5次谐波0.1,门触发角度20°,关断角度300°;则指令为(ASSCII格式):6:FSY3:0.2;FSY5:0.1;PHA1:20;PHA2:300;
SPI控制器接收到该指令,将谐波相关的2组数据传送与波形算法控制器,波形算法控制器运用公式:
A=0-719
因以上公式运算结果可能大于255,会导致波形的紊乱,所以,需予运算得到产生的最大值,再根据最大值与255的比例在第2次的运算中对D值进行幅值的降低,才能得到正确的结果。
门触发角度和门关断角度2组信息由SPI控制器传送入输出控制器保存,待输出运行时由输出控制器运算使用。
在SPI控制的通讯与设置状态结束后,外部控制器可发送指令使FPGA进入输出状态,SPI控制器在接收到该指令后,将该指令解析后分发至输出控制器和波形算法控制器,2个控制器进行一些针对输出方面的控制操作。例如:SRAM由写状态更改为读状态,波形算法控制器释放地址线和数据线输出控制器使用等。
在由设置态转变为输出状态下的时候,静态SRAM中已经具有运算好的数据,各控制线已经就绪,输出控制器中一些相关的寄存器已经有输出需要的参数(这些参数也可有可能在输出运行中由SPI控制器改变从而实现在线调节)。
在输出状态下,电压信号通过一个过零点比较器后,形成一个同步于输入电压的方波,该方波送入FPGA,FPGA利用输入周期计数器对方波进行周期计算,在电压信号的一个完整的周期结束后,输入周期计数器得到一个周期值,输出控制器将该值送入输出周期计数器,从下一周期开始,输出控制器操作与波形产生相关的输出周期计数器,移相输出计数器,门控触发计数器进行工作,通过读取RAM中预先存贮的完整周期任意波形,形成数据进行输出,并经外部DAC转换后得到模拟波形输出。计算过程中,除第1周期外,每周期的输出均以上一周期输入的信息为基准,使其可做到很快的响应。
例如:以上2例中,具有2组波形,现外部控制器要求以第1组波形进行输出,设置参数为:正弦波,波形相移30°,电压输入参数为电压36V、频率400Hz,系统时钟为150MHz。
在设置状态转为输出状态之初,SRAM数据已经计算好,以上有说明,移相输出寄存器的数据也已经由SPI控制器转发就绪,门控触发计数器没有使用故为空。
在第1个电压信号的完整周期后,输出周期计数器得到数据,其数据值如下:
37500/720=520.833
数据取整后约为521
移相输出寄存器值送入周期计数器作为初始值,该例为:
30*720/360=60
720:波表点数 360:周期角度
150MHz的时钟经521分频输入周期计数器作为时钟,周期计数器的输出再经逻辑开关(门控触发使用)的控制,连接到SRAM的地址,使SRAM产生波形数据并送出,经DAC后转换为模拟波形后输出。
机译: 在硬盘驱动器中记录两个突发信号的方法和跟踪方法,尤其是在特定磁头上精确而快速地跟踪磁头之后,从磁盘的对应磁道中读取数据
机译: 在硬盘驱动器中记录两个突发信号的方法和跟踪方法,尤其是在特定磁头上精确而快速地跟踪磁头之后,从磁盘的对应磁道中读取数据
机译: 用互感器和交流电为换向器中的交流电提供直接电流的装置,并建立变压比的周期性快速变化