一种自适应迭代次数的白化滤波方法及装置

摘要

本发明实施方式提供了一种自适应迭代次数的白化滤波的方法及装置，该方法及装置属于通信领域，该方法包括：接收噪声序列、自相关和互相关计算结果和迭代次数值；所述噪声序列为待滤波的数据和重建后的信道数据的差值；根据所述噪声序列、自相关和互相关计算结果和迭代次数值计算得到滤波器系数后，根据所述滤波器系数和迭代次数值对所述待滤波数据进行白化滤波操作后输出。本发明还提供一种自适应迭代次数的白化滤波装置及可重构白化滤波器装置，该方法及装置具有资源利用率高，成本低，计算时间短的优点。

说明书

技术领域

本发明涉及通信领域，尤其涉及一种自适应迭代次数的白化滤波方法及装置。

背景技术

在全球移动通讯系统(Global System for Mobile Communications，GSM)中，白化滤波对实现噪声信号滤波，减少噪声信号的干扰起着很大的作用，特别是自适应迭代白化滤波器利用噪声序列相关性实现迭代次数自适应判断后，根据该迭代次数完成滤波器系数级联卷积计算，最后根据计算后的滤波器系数实现对输入信号的白化滤波。该自适应迭代次数的白化滤波器装置的结构如图1所示，包括迭代次数自适应判断模块，滤波器系数迭代计算模块和数据白化滤波模块，上述三个模块串接实现对输入信号的白化滤波，其实现的方法为，迭代次数自适应判断模块根据自相关和互相关的计算结果、噪声序列判断出迭代次数值；并将该迭代次数值和噪声序列发送给滤波器系数迭代计算模块，滤波器系数迭代计算模块进行第二次自相关和互相关计算，并根据第二次自相关和互相干的计算结果、迭代次数值和噪声序列计算出滤波器系数，并将该滤波器系数发送给数据白化滤波模块，数据白化滤波模块根据该滤波器系数完成对待滤波的数据的白化滤波。

在实现本发明的过程中，发明人发现现有技术存在如下问题：

现有技术提供的自适应迭代次数的白化滤波器装置在进行滤波器系数计算时，需要进行第二次自相关和互相关的计算，所以计算时间较长，效率较低。

发明内容

本发明实施方式提供一种自适应迭代次数的白化滤波方法及装置，所述方法和装置具有计算时间短，资源利用率高，成本低的优点。

本发明的具体实施方式提供一种自适应迭代次数的白化滤波方法，该方法包括：

接收噪声序列、自相关和互相关计算结果和迭代次数值；所述噪声序列为待滤波的数据和重建后的信道数据的差值；

根据所述噪声序列、自相关和互相关计算结果和迭代次数值计算得到滤波器系数后，根据所述滤波器系数和迭代次数值对所述待滤波数据进行白化滤波操作后输出。

本发明具体实施方式还提供一种自适应迭代次数的白化滤波的装置，该装置包括：

接收子装置，用于接收噪声序列、自相关和互相关计算结果和迭代次数值；所述噪声序列为待滤波的数据和重建后的信道数据的差值；

滤波子装置，用于根据所述噪声序列、自相关和互相关计算结果和迭代次数值计算得到滤波器系数后，根据所述滤波器系数和迭代次数值对所述待滤波数据进行白化滤波操作后输出。

本发明具体实施方式还提供一种可重构白化滤波器装置，该装置包括：

计数单元，用于根据迭代次数值进行计数，并在计数完成后，将计数结束信息发送给选择单元，将计数结果发送给计算单元，并将产生的使能值，以及计数器值的地址发送给待滤波数据RAM；

选择单元，用于接收所述待滤波数据RAM发送的根据所述使能值和所述计数器值的地址输出的待滤波数据；根据所述计数结束信息选择向计算单元输出的待滤波数据和接收到的滤波器系数；

计算单元，用于将所述选择单元输出的待滤波数据和接收到的滤波器系数进行乘法运算后，根据所述计数结束信息对乘法运算后的结果进行累加后输出。

由上述所提供的技术方案可以看出，本发明实施例的技术方案进行滤波器系数计算时是通过获取自相关和互相关计算的结果来计算滤波器系数的，而不是通过第二次进行自相关和互相关计算来得到自相关和互相关的计算结果的，所以该方法具有计算时间短，效率高的优点。

附图说明

图1为现有技术提供的自适应迭代次数的白化滤波器装置的结构图。

图2为本发明一实施例中的白化滤波结构图。

图3为本发明一实施例提供的一种自适应迭代次数的白化滤波方法的流程图。

图4为本发明在一实施例中实现步骤A的具体结构图。

图5为本发明另一实施例中的白化滤波器结构图。

图6为本发明另一实施例提供的一种自适应迭代次数的白化滤波方法的流程图。

图7为本发明另一实施例提供的一种可重构白化滤波器装置的结构图。

图8为本发明具体实施方式提供一种可重构白化滤波器装置的结构图。

具体实施方式

本发明具体实施方式提供一种自适应迭代次数的白化滤波的方法，该方法包括：接收噪声序列、自相关和互相关计算结果和迭代次数值；该噪声序列为待滤波的数据和重建后的信道数据的差值；根据噪声序列、自相关和互相关计算结果和迭代次数值计算得到滤波器系数后，根据滤波器系数和迭代次数值对待滤波数据进行白化滤波操作后输出。上述方法进行滤波器系数计算时是通过获取自相关和互相关计算的结果来计算滤波器系数的，而不是通过第二次进行自相关和互相关计算来得到自相关和互相关的计算结果的，所以该方法具有计算时间短，效率高的优点。

可选的，上述根据所述噪声序列、自相关和互相关计算结果和迭代次数值计算得到滤波器系数具体可以包括：

如迭代次数值为1，获取一阶滤波器系数，并对自相关和互相关计算结果完成第一次迭代计算，得到二阶滤波器系数；

如迭代次数值大于或等于2，获取一阶滤波器系数，并对自相关和互相关计算结果完成第一次迭代计算，得到二阶滤波器系数，根据噪声序列和自相关和互相关计算结果完成循环计算得到循环计算后的滤波器系数；根据循环计算后的滤波器系数对二阶滤波器系数调整得到循环计算后的二阶滤波器系数。

本发明一实施例提供了一种自适应迭代次数的白化滤波方法，本实施例实现的技术场景为，本实施例在如图2所示的白化滤波的结构下实现的，该白化滤波器的结构具体可以包括：噪声序列计算单元21、噪声序列RAM单元22、迭代次数自适应判断单元24、自相关和互相关计算单元25、滤波器系数迭代计算单元26、可重构白化滤波器27和待滤波数据RAM28；其中噪声序列计算单元21分别与噪声序列RAM单元22，以及自相关和互相关计算单元25连接，噪声序列RAM单元22分别与自相关和互相关计算单元25连接，自相关和互相关计算单元25分别与迭代次数自适应判断单元24，以及滤波器系数迭代计算单元26连接，滤波器系数迭代计算单元26分别与噪声序列RAM单元22和可重构白化滤波器27相连，待滤波数据RAM28与噪声序列计算单元21和可重构白化滤波器27连接；上述连接方式仅为实现本实施例提供的方法的特定连接方式，本发明具体实施方式并不局限上述模块或者单元的具体连接方式。该方法如图3所示，包括如下步骤：

步骤31、噪声序列计算单元21计算出噪声序列后，并将该噪声序列发送给噪声序列RAM单元22存储，启动自相关和互相关计算单元25；

实现该步骤的方法可以包括，噪声序列计算单元21接收白化滤波启动信号，接收输入的该白化滤波的训练序列和信道因子后，完成信道重建，并从待滤波数据RAM28中获取待滤波的数据后，获取该待滤波的数据和重建后的信道数据的差值(即噪声序列)，并将该噪声序列值发送给噪声序列RAM单元22存储，并向自相关和互相关计算单元25发送启动命令；

步骤32、自相关和互相关计算单元25获取该噪声序列，并完成该噪声序列自相关和互相关的计算后，启动迭代次数自适应判断单元24，并将该计算结果发送给迭代次数自适应判断单元24；

步骤33、迭代次数自适应判断单元24启动本单元，并根据该自相关和互相关计算结果完成迭代次数值的计算后，启动滤波器系数迭代计算单元26，并将该迭代次数值发送给滤波器系数迭代计算单元26；

步骤34、滤波器系数迭代计算单元26接收该迭代次数值和该自相关和互相关计算结果；并完成滤波器系数的计算后，启动可重构白化滤波器27，并将滤波器系数发送给可重构白化滤波器27；

该步骤中的所有滤波器系数的计算具体可以包括：

如该迭代次数为0，获取一阶滤波器系数；

如该迭代次数为1，获取一阶滤波器系数，并根据该自相关和互相关计算结果完成第一次迭代计算，得到二阶滤波器系数；

如该迭代次数值大于或等于2时，启动循环计算；

可选的，该循环计算的具体方法可以包括：

步骤A、根据u’(j+1)＝u(j+1)—onecoef*u(j)公式(1)计算更新后的噪声序列，其中，$>\mathrm{OneCoef}=\frac{\mathrm{CrossCorr}}{\mathrm{AutoCorr}};$>

其中，AutoCor为自相关计算值，CrossCorr为互相关计算值；u(j+1)、u(j)为噪声序列RAM单元存储的噪声序列中相邻的两个噪声值，u’(j+1)为更新后的噪声值，将所有更新后的噪声值组合起来得到更新后的噪声序列；u’(j+1)可以为u(j+1)更新后的噪声值，即u(j+1)的下一阶噪声值。

上述实现步骤A的具体结构可以如图4所示：具体包括：第一触发器组2331、复数乘法器子模块2332，减法器2333和第二触发器组2334，第一触发器组2331和第二触发器组2334均用于将接收到的数据存储一个时钟周期后输出，第一触发器组2331的输入端与噪声序列RAM单元22数据输出端相连，噪声序列RAM单元22数据输出端还与减法器2333的第二输入端相连，第一触发器组2331的输出端与复数乘法器子模块2332一个输入端相连，复数乘法器子模块2332的另一个输入端输入one_coef数据，复数乘法器子模块2332的输出端与减法器2333的第一输入端相连，减法器2333的输出端通过第二触发器组2334与噪声序列RAM单元22相连。其中，从噪声序列RAM单元22获取噪声值u(j)后，u(j)经过第一触发器组2331延时一个周期后输出给复数乘法器子模块2332，复数乘法器子模块2332将u(j)与onecoef相乘后输出给减法器2333一个输入端，由于第一触发器组2331延时一个周期，所以此时减法器2333的另一输入端接收到的噪声值为u(j)的下一个周期的噪声值u(j+1)，减法器2333将u(j+1)与复数乘法器子模块2332输出结果相减即得到更新后的噪声值u’(j+1)，并将该u’(j+1)通过第二触发器组2334返回给噪声序列RAM单元22存储，将所有更新后的噪声值组合起来即得到更新后的噪声序列。

上述第一触发器和第二触发器组均可以为D触发器组，当然在实际情况中也可以为其他的触发器组，只需其能实现上述D触发器组的功能即可。

步骤B、自相关和互相关计算单元对该更新后的噪声序列进行自相关和互相关计算后，滤波器系数迭代计算单元根据更新后的噪声序列的计算结果计算出一个滤波器系数；循环进行上述步骤A和步骤B，直至循环计算获取的滤波器系数的个数等于迭代次数值减1。

步骤35、可重构白化滤波器27根据该滤波器系数对待滤波的数据进行白化滤波操作后输出。

本发明提供的一实施例的技术方案在进行滤波器系数计算时的自相关和互相关的计算结果是通过接收第一次自相关和互相关计算结果来获取的，所以其不需要重复进行自相关和互相关的计算，节省了一次自相关和互相关的计算时间，所以其具有计算时间短的优点。

本发明还提供另一实施例，本实施例提供一种自适应迭代次数的白化滤波方法，本实施例实现的技术场景为，本实施例中的迭代次数值为2，本实施例是在如图5所示的白化滤波器的结构下实现的，图5各单元或模块的连接方式仅为实现本实施例提供的方法的特定连接方式，本发明具体实施方式并不局限上述模块或者单元的具体连接方式。该方法如图6所示，包括如下步骤：

步骤61、噪声序列计算单元51接收到白化滤波启动信号后，启动并接收滤波参数和完成信道重建，并从待滤波数据RAM 58中读取待滤波数据，计算出噪声序列后，将该噪声序列写入噪声序列RAM 52中，并启动自相关和互相关计算单元55；

该步骤中的白化滤波启动信号可以为如图5所示的wfl_start；滤波参数可以为如图5所示的para_value；从待滤波数据RAM58中读取待滤波数据实现的具体技术方案可以为，通过RAM总线bf_wfl_bus读取待滤波数据。

步骤62、自相关和互相关计算单元55获取该噪声序列，并对该噪声序列进行自相关和互相关的计算后，启动迭代次数自适应判断单元54，并将自相关和互相关计算结果发送给迭代次数自适应判断单元54；

该步骤中的或该噪声值的具体方法可以为，通过如图5所示的corr_rd_bus读取该噪声序列。

步骤63、迭代次数自适应判断单元54根据接收到的自相关和互相关计算结果进行迭代次数的判断，判断结束后，启动滤波器系数迭代计算单元56，并将迭代次数值2发送给滤波器系数迭代计算单元56；

步骤64、滤波器系数迭代计算单元56获取该自相关和互相关计算结果、该噪声序列和迭代次数值，根据该迭代次数值、该噪声序列和该自相关和互相关计算结果完成滤波器系数计算后，启动可重构白化滤波器57，并将一阶滤波器系数，循环计算后的二阶滤波器系数、三阶滤波器系数，以及迭代次数值发送给可重构白化滤波器57；

上述步骤62、63、64中的计算结果可以为如图5所示的corr_value。

该循环计算的具体步骤可以包括，步骤641、获取一阶滤波器系数，即初始滤波器系数，根据该自相关和互相关计算结果计算得到未循环计算时的二阶滤波器系数，根据上述公式(1)计算更新后的噪声序列；

上述得到更新后的噪声序列的方法具体可以参见一实施例中的相关描述。

步骤642、自相关和互相关计算单元55对更新后的噪声序列进行自相关和互相关计算后，得到更新后的计算结果，并将该更新后的计算结果发送给滤波器系数迭代计算单元56，滤波器系数迭代计算单元56根据该更新后的计算结果计算出三阶波器系数，并根据该更新后的计算结果对未循环计算时的二阶滤波器系数进行调整得到循环计算后的二阶滤波器系数；

步骤65、可重构白化滤波器57根据一阶滤波器系数、循环计算后的二阶滤波器系数、三阶滤波器系数和迭代次数值对待滤波的数据进行白化滤波操作，并将滤波结果输出。

该滤波结果可以为如图5所示的，wfl_end。

上述可重构白化滤波器57的结构可以如图7所示，实现步骤65的具体方法可以包括，滤波器阶数控制计数器571接收到迭代次数值2后，进行0、1、2计数，在计数完成后，将计数结果发送给第一三选一选择器574和第二三选一选择器575的MUX选择端，将计数结束消息发送给待滤波数据RAM读地址计数器572和二选一选择器578的MUX选择端，待滤波数据RAM读地址计数器572进行0、1、2计数，并在计数结束后，将读地址计数器572产生的使能值和计数器的值的地址发送给待滤波数据RAM58，待滤波数据RAM58根据该使能值和计数器的值的地址将待滤波数据通过D触发器组5771和D触发器组5772发送给第二三选一选择器575的三个输入端，第一三选一选择器的三个输入端接收一阶、二阶、三阶(W0、W1、W2)滤波器系数，第一三选一选择器和第二三选一选择器根据计数结果分别从三个输入端输入的数据中选择一个输出给复数乘法器运算单元573，其具体的选择方法可以为，如第一次收到计数结果，则选择将三个输入端的第一输入端值输出，如第二次收到计数结果，则选择将三个输入端的第二输入端值输出，如第三次收到计数结果，则选择将三个输入端的第三输入端值输出；复数乘法器573将第一三选一选择器和第二三选一选择器相乘后输出给累加器576，累加器576通过另一个D触发器5773输出滤波结果，该滤波结果还输入给二选一选择器578的一个输入端，二选一选择器578的另一个输入端输入数据0，二选一选择器578根据该计数结束信息从数据0和滤波结果中选择一个输入给累加器576的一个输入端；该二选一选择器578的选择方式可以为，如计数结束信息为0，则选择滤波结果，如计数结束信息为1，则选择0。

本发明另一实施例提供的技术方案由于只存在一个噪声序列RAM单元和一个自相关互相关计算单元，所以其具有成本低的特点，并且该技术方案在进行滤波器系数计算时，可以接收自相关和互相关计算单元的自相关和互相关计算结果，所以其在进行滤波器系数计算时，，节省了一次自相关和互相关的计算时间，所以其具有计算时间短的优点。

本发明具体实施方式还提供一种可重构白化滤波器装置，该装置包括：计数单元，用于根据迭代次数值进行计数，并在计数完成后，将计数结束信息发送给选择单元，将计数结果发送给计算单元，并将产生的使能值，以及计数器值的地址发送给待滤波数据RAM；选择单元，用于接收待滤波数据RAM发送的根据使能值和计数器值的地址输出的待滤波数据；根据计数结束信息选择向计算单元输出的待滤波数据和接收到的滤波器系数；计算单元，用于将选择单元输出的待滤波数据和接收到的滤波器系数进行乘法运算后，根据计数结束信息对乘法运算后的结果进行累加后输出。该装置的具体结构如图8所示，包括：滤波器阶数控制计数器81、待滤波数据RAM读地址计数器82、n个触发器组88、第一n选一选择器84、第二n选一选择器87、复数乘法器85、累加器86和二选一选择器83；其中，n—1个触发器组88顺序串接，n—1个触发器组88中的第一个触发器组88的输入端和第一n选一选择器84第一输入端均与待滤波数据RAM相连，第一n选一选择器84第二输入端到第n输入端与n—1个触发器组的各个输出端顺序连接，第二n选一选择器87第一输入端到第n输入端与滤波器系数迭代计算单元输出的各个滤波器系数顺序连接；第一n选一选择器84和第二n选一选择器87的MUX输入端与滤波器阶数控制计数器81的计数结果输出端连接，第一n选一选择器84和第二n选一选择器87的输出端分别复数乘法器85的两个输入端连接，复数乘法器85的输出端与累加器86的一个输入端连接，累加器86的输出端通过第n个触发器组88输出，第n个触发器组88的输出端还与二选一选择器83的一个输入端连接，二选一选择器83的另一个输入端为0，二选一选择器83的MUX选择端与滤波器阶数控制计数器81的计数结束信息输出端连接，输出端与累加器86的另一输入端连接，滤波器阶数控制计数器81的计数结束信息输出端还与待滤波数据RAM读地址计数器82输入端连接，待滤波数据RAM读地址计数器82的使能输出端和地址输出端均与待滤波数据RAM相连；其中滤波器阶数控制计数器81和待滤波数据RAM读地址计数器82可以位于计数单元，n—1个触发器组、第一n选一选择器84和第二n选一选择器87可以位于选择单元，复数乘法器85、累加器86、二选一选择器83和第n个触发器组可以位于计算单元。

滤波器阶数控制计数器81用于在接收到启动信号后，根据接收到的迭代次数值进行0到迭代次数值的计数，并在计数结束后，从计数结果输出端输出计数结果，从计数结束信息输出端输出计数结束信息；

待滤波数据RAM读地址计数器82用于在接收到该计数结束信息后，进行计数，并在结束后从使能输出端输出使能值，从地址输出端输出计数器值的地址；

上述二选一选择器83用于根据该计数结束信息选择输出滤波结果；其具体的选择方法可以为，如计数结束信息的值为0，则选择输出滤波结果，如计数结束信息的值为1，则选择输出0；

第一n选一选择器84和第二n选一选择器87均用于根据该计数结果分别从三个输入端输入的数据中选择一个输出给复数乘法器85；其具体的选择方法可以为，如第一次收到计数结果，则选择将三个输入端的第一输入端值输出，如第二次收到计数结果，则选择将三个输入端的第二输入端值输出，如第三次收到计数结果，则选择将三个输入端的第三输入端值输出；

复数乘法器85用于将第一n选一选择器84和第二n选一选择器87相乘。上述n为1、2、3、4等正整数，且n等于迭代次数值加1。

上述累加器86用于将二选一选择器83的输出结果和复数乘法器85的输出结果累加。

本发明具体实施方式还提供一种可重构白化滤波器装置支持了一实施例中方法的实现，从而使得一实施例中的方法具有计算时间短的优点。

本发明还提供又一实施例，本实施例提供一种自适应迭代次数的白化滤波的装置，该装置包括：接收子装置，用于接收噪声序列、自相关和互相关计算结果和迭代次数值；该噪声序列为待滤波的数据和重建后的信道数据的差值；滤波子装置，用于根据噪声序列、自相关和互相关计算结果和迭代次数值计算得到滤波器系数后，根据滤波器系数和迭代次数值对待滤波数据进行白化滤波操作后输出。

可选的，上述接收子装置具体可以包括：噪声序列计算单元、噪声序列RAM单元、迭代次数自适应判断单元和自相关和互相关计算单元；

噪声序列计算单元用于计算得到噪声序列，该噪声序列可以为待滤波的数据和重建后的信道数据的差值；

噪声序列RAM单元用于存储噪声序列；

自相关和互相关计算单元用于进行自相关和互相关计算得到自相关和互相关计算得到自相关和互相关计算结果；

迭代次数自适应判断单元用于根据自相关和互相关计算结果得到迭代次数值；

可选的，上述滤波子装置可以包括：滤波器系数迭代计算单元、可重构白化滤波器和待滤波数据RAM；

待滤波数据RAM用于存储待滤波的数据；

滤波器系数迭代计算单元用于根据该噪声序列、自相关和互相关计算结果和迭代次数值计算得到滤波器系数；

可重构白化滤波器用于根据该滤波器系数和迭代次数值对该待滤波数据进行白化滤波操作后输出。

其中，也可以不设置待滤波数据RAM，不对待滤波的数据进行存储。

可选的，上述单元之间的连接关系可以为，噪声序列计算单元分别与噪声序列RAM单元和自相关和互相关计算单元连接，噪声序列RAM单元分别与自相关和互相关计算单元连接，自相关和互相关计算单元分别与迭代次数自适应判断单元以及滤波器系数迭代计算单元连接，滤波器系数迭代计算单元分别与噪声序列RAM单元以及可重构白化滤波器连接，待滤波数据RAM与噪声序列计算单元和可重构白化滤波器连接；

可选的，上述滤波子装置具体还可以包括：第一系数子单元或第二系数子单元的一个，可重构白化滤波器，其中可重构白化滤波器的用于根据该滤波器系数和迭代次数值对该待滤波数据进行白化滤波操作后输出。

第一系数子单元，用于在迭代次数值为1，获取一阶滤波器系数，并对自相关和互相关计算结果完成第一次迭代计算，得到二阶滤波器系数；或者

第二系数子单元，用于在迭代次数值大于或等于2时，获取一阶滤波器系数，并对自相关和互相关计算结果完成第一次迭代计算，得到二阶滤波器系数，根据噪声序列和自相关和互相关计算结果完成循环计算得到循环计算后的滤波器系数；根据循环计算后的滤波器系数对二阶滤波器系数调整得到循环计算后的二阶滤波器系数。

可选的，上述第二系数子单元具体可以包括：

一阶模块，用于在迭代次数值大于或等于2时，获取一阶滤波器系数，并对自相关和互相关计算结果完成第一次迭代计算，得到二阶滤波器系数；

噪声序列更新模块，用于根据u’(j+1)＝u(j+1)—onecoef*u(j)计算更新后的噪声序列，其中$>\mathrm{OneCoef}=\frac{\mathrm{CrossCorr}}{\mathrm{AutoCorr}};$>

AutoCorr为自相关计算值，CrossCorr为互相关计算值；u(j+1)、u(j)分别为噪声序列中相邻的两个噪声值，u’(j+1)为更新后的噪声值，将所有更新后的噪声值组合起来得到更新后的噪声序列；

系数计算模块，用于对更新后的噪声序列进行自相关和互相关计算得到更新后的自相关和互相关计算结果，根据更新后的自相关和互相关计算结果计算出一个滤波器系数；

循环模块，用于触发上述噪声序列更新模块和上述系数计算模块循环计算滤波器系数，直至系数计算模块获取的滤波器系数的个数等于该迭代次数值减1。

可选的，上述噪声序列更新模块可以包括：第一触发器组、复数乘法器，减法器和第二触发器组；

第一触发器组和第二触发器组均用于将接收到的数据存储一个时钟周期后输出，第一触发器组的输入端接收噪声序列RAM单元输出的噪声值u(j)，噪声序列RAM单元还与减法器的第二输入端相连，第一触发器组的输出端与复数乘法器一个输入端相连，复数乘法器的另一个输入端为onecoef，复数乘法器将onecoef与第一触发器组的输出结果相乘后输入减法器的第一输入端，减法器将接收到的下一周期的噪声值u(j+1)与复数乘法器的输出结果相减后通过第二触发器组输入噪声序列RAM单元。由于该第一触发器组将u(j)延时了一个周期，所以该减法器的第二输入端接收噪声序列RAM单元输出的噪生值为u(j)的下一个周期的噪声值，即u(j+1)。

本发明提供的又一实施例的装置在进行滤波器系数计算时，可以接收自相关和互相关计算单元的自相关和互相关计算结果，不需要重复进行自相关和互相关的计算，节省了一次自相关和互相关的计算时间，所以其具有计算时间短的优点。

综上所述，本发明具体实施方式提供的技术方案，具有计算时间短的优点。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明实施例揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。