数字电视信号的帧同步方法及其并行处理方法

摘要

本发明公开了一种数字电视信号的帧同步方法及其并行处理方法，该方法包括粗同步阶段和精同步阶段；所述粗同步阶段包括：(1)利用模数转换器，按国标规定的7.56MHz样点频率采集一定长度的数据符号样点，所要采集的数据符号的长度取决于帧头模式；(2)采用I次单相关运算或双相关运算对采集到这段长度为N的数据进行处理，得到粗同步的位置。所述精同步阶段则以粗同步的位置为中心对数据再进行相似的处理，得到精同步的位置。从而实现了可以获取国际数字信号的帧位置信息，并得出循环模式的当前帧初始相位索引；另外，通过并行处理，还可以在较短的时间内完成该帧同步过程，从而使得可以在实际应用过程中可以大大加快信号锁定的速度。

说明书

技术领域

本发明涉及一种帧同步方法，尤其涉及一种国标数字电视信号的帧同步方法。本发明还涉及一种对上述帧同步方法进行并行处理的方法。

背景技术

地面数字电视国家标准是我国数字电视传输领域的首个国家标准(6B20600-2006)。

该标准规定了在UHF和VHF频段中，每8MHz数字电视频带内，数字电视地面广播传输系统信号的帧结构、信道编码和调制技术要求。适用于数字电视地面广播传输系统，支持标准分辨率和高分辨率的数字电视信号的发送，支持固定接收和移动接收。

该标准传输数据帧如图1所示，其中最基本组成单位称为信号帧，一个信号帧由帧头和帧体两部分时域信号组成。帧头部分由PN序列构成；帧体部分包含36个符号的系统信息和3744个符号的数据，共3780个符号。信号帧组成超帧，超帧的时间长度是固定的(125ms)。

为适应不同应用，定义了三种可选帧头长度模式：

帧头模式1长度为420个符号(PN420)，由一个前同步、一个PN255序列和一个后同步构成，前同步和后同步定义为PN255序列的循环扩展。PN255序列定义为循环扩展的8阶m序列，可由一个生成多项式为G₂₅₅(x)＝1+x+x⁵+x⁶+x⁸的线性反馈移位寄存器(LFSR)实现。当帧头模式1为循环模式时，一个超帧由225个信号帧组成，这225个信号帧帧头可以由标准规定的225个不同初始相位产生；当帧头模式1为固定模式时，可以全部都用相同的PN255序列，其初始相位为10110000。

帧头模式2长度为595个符号(PN595)，由一个生成多项式为G₁₀₂₃(x)＝1⁺x³⁺x¹⁰的10阶LFSR实现，取1023个码片的前595个，其中初始相位为0000000001。每个超帧中各信号帧的帧头都相同(只有固定模式)。一个超帧由216个信号帧组成。

帧头模式3长度为945个符号(PN945)，由一个前同步、一个PN511序列和一个后同步构成，前同步和后同步定义为PN511序列的循环扩展。PN511序列定义为循环扩展的9阶m序列，可由一个生成多项式为G₅₁₁(x)＝1⁺x²+x⁷+x⁸+x⁹的LFSR实现。当帧头模式3为循环模式时，一个超帧由200个信号帧组成，这200个信号帧帧头可以由标准规定的200个不同初始相位产生；当帧头模式3为固定模式时可，可以全部都用相同的PN511序列，其初始相位为111110111。

在数字电视信号实际接收过程中，首先要对信号帧进行同步，即获得信号帧帧头、帧体的具体位置信息，并且如果是帧头模式1或3中的循环模式，还要给出当前帧的PN初始相位索引。

发明内容

本发明要解决的技术问题是提供一种数字电视信号的帧同步方法，可实现对国标数字电视信号的帧同步，从而获取信号帧的具体位置信息，而且对于帧头模式1或3中的循环模式，还可给出当前帧的PN初始相位索引。为此本发明还提供一种对上述帧同步方法进行并行处理的方法。

为解决上述技术问题，本发明提供了一种数字电视信号的帧同步方法，该方法包括粗同步阶段和精同步阶段；

其中，所述粗同步阶段包括：

(1)利用模数转换器，按国标规定的7.56MHz样点频率采集一段长度为N的数据符号样点，并且所要采集的数据符号的长度N取决于帧头模式；

(2)采用I次单相关运算或双相关运算对采集到这段长度为N的数据进行处理，得到粗同步的位置，其中I等于信号帧的帧长；并且，对所述长度为N的数据进行处理时具体应采用单相关运算还是双相关运算取决于帧头模式；

所述精同步阶段包括：

A、以粗同步的位置为基准，采集一段长度为L的数据符号样点，并且所要采集的数据符号的长度L取决于帧头模式；

B、采用多次单相关运算或双相关运算对采集到的这段长度为L的数据进行处理，得到精同步的位置；并且，对所述长度为L的数据进行处理时具体应采用单相关运算还是双相关运算则取决于帧头模式；

C、如果已得到至少两个精同步位置，则将最近两次得到的精同步位置相减后取绝对值，求得一次差分；

D、如果已得到至少两个一次差分的结果，则再将最近两次得到的一次差分结果相减，求得二次差分；

E、如果连续多次得到的二次差分的值都为0或1或-1，表示精同步成功，则退出精同步阶段；否则进入步骤F；

F、如果整个精同步循环已进行过P次，则退出精同步并报告时间超时错误；否则返回到步骤A；其中P可预先设定。

其中，所述单相关运算是指将一段和本地PN序列长度相等的数据符号样点的实部虚部分别和对应的PN做点乘，然后段内做相干累加、段间做非相干累加得到一个实部结果和一个虚部结果，最后将所述实部结果和虚部结果再做非相干累加；其中，所谓相干累加指做代数和加；所谓非相干累加指先取绝对值然后再加；三种帧头模式下的本地PN序列均为256个符号长度，即单相关运算长度为256，每次单相关运算的数据符号长度也为256；在进行单相关运算时，可根据不同的需要，对每次参加单相关运算的符号样点进行分段，其中对段的长度可作如下定义：(1)段长等于PN本地序列长度；(2)或者，段长等于16个数据符号样点，总共有8个段；(3)或者，段长等于8个数据符号样点，总共有16个段；

所述双相关运算则指将两个起始位置距离为256/512个数据符号样点的单相关运算结果相加。

本发明还提供了一种对上述帧同步方法进行并行处理的方法，包括：首先，将采集到的数据符号样点按顺序分布存储到n块SRAM中，并且将数据通路设计成流水线；其中，n为大于1的自然数，第1到第n个数据分别存放在第1至第n块SRAM的地址0单元中，第n+1至第2n个数据分别存放在第1至第n块SRAM的地址1单元中，第n*w+1到第n*w+n个数据分别存放在第1至第n块SRAM的地址w单元中。

该并行处理方法还包括：在进行双相关运算时，先用一个深度为255或511先进先出队列存储过去的单相关结果；当所述先进先出队列满时，每新得到一个单相关结果，就可以从该先进先出队列中取出一个之前255或511位置的单相关结果与该新得到的单相关结果相加，从而得到双相关结果。

本发明由于采用了上述技术方案，具有这样的有益效果，即实现了可以获取国际数字信号的帧位置信息，并得出循环模式的当前帧初始相位索引；另外，通过并行处理，还可以在较短的时间内完成该帧同步过程，从而使得可以在实际应用过程中可以大大加快信号锁定的速度。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1为数字电视地面广播传输系统中标准传输数据帧的结构示意图；

图2为本发明所述帧同步方法的一个实施例的流程示意图；

图3a为帧头模式1的粗同步滑动相关运算示意图；

图3b为帧头模式1的精同步滑动相关运算示意图；

图4a为帧头模式2的粗同步滑动相关运算示意图；

图4b为帧头模式2的精同步滑动相关运算示意图；

图5a为帧头模式3的粗同步滑动相关运算示意图；

图5b为帧头模式3的精同步滑动相关运算示意图；

图6为帧同步的控制状态机的结构示意图；

图7为帧同步过程中滑动相关运算的并行处理数据通路结构示意图。

具体实施方式

由于三种帧头都是由特定的PN序列构成的，因此在本发明中采用使用本地PN序列对接收到的信号进行滑动相关获取增益的方法来进行数字电视信号的帧同步。

在一个实施例中，如图2所示，在本发明中所述帧同步分两个阶段：第一个阶段为粗同步阶段，用以获取一个粗略的帧同步位置；第二个阶段为精同步阶段，用于获得精确的帧同步位置。

其中，粗同步阶段的具体流程如下：

(1)利用A/D(模数转换器)，按国标规定的7.56MHz样点频率采集一段长度为N的数据符号样点，而所要采集的数据符号的长度N具体取决于帧头模式。在一个实施方式中，对于帧头模式为1，应如图3a所示，采集N＝4710个(255+255+420+3780)数据符号样点；对于帧头模式为2，则应如图3b所示，采集N＝4630个(255+595+3780)数据符号样点；对于帧头模式为3，则应如图2c所示，采集N＝5491个(255+511+945+3780)数据符号样点。

(2)采用I次单相关运算或双相关运算对采集到这段长度为N的数据进行处理，得到相关峰，即是粗同步的位置，而对所述长度为N的数据进行处理时具体采用单相关运算还是双相关运算取决于帧头模式，I则等于信号帧的帧长。在该步骤中，之所以需要做I次单相关运算或者双相关运算，是因为这样就相当于以信号帧中的每个数据符号样点为起始都做了一次相关运算，因此可将上述过程称之为滑动相关处理。

精同步阶段的流程则如下：

A、以粗同步的位置为基准，采集一段长度为L的数据符号样点，而所要采集的数据符号的长度L具体取决于帧头模式。在一个实施例中，对于帧头模式为1，应如图3b所示，采集L＝767个(255+255+128+1+128)数据符号样点；对于帧头模式为2，则应如图4b所示，采集L＝512个(255+128+1+128)数据符号样点；对于帧头模式为7，则应如图5b所示，采集L＝1023个(255+511+128+1+128)数据符号样点。

B、采用J次单相关运算或双相关运算对采集到的这段长度为L的数据进行处理，得到精同步的位置，而对所述长度为L的数据进行处理时具体采用单相关运算还是双相关运算取决于帧头模式。这里所取的J应能保证相关运算所得的精同步位置能够落在以粗同步位置为中心前后一段范围之中；在一个实施例中，可取J＝257，这样能够保证精同步位置能够落在粗同步位置前128和后128数据样点范围内。

为了确保所得到的精同步位置的可靠性，在该精同步阶段还需判断上述精同步结果是否成功，具体包括：

C、如果已得到至少两个精同步位置，则将最近两次得到的精同步位置相减后取绝对值，求得一次差分。

D、如果已得到至少两个一次差分的结果，则再将最近两次得到的一次差分结果相减，求得二次差分。

E、如果连续M次(M可预先设定)得到的二次差分的值都为0或1或-1，则表示精同步成功，并退出该精同步阶段；否则进入步骤F。其中，M为经验值，一般可取10以内的数字，如取4等。

F、如果整个精同步循环已进行过P次(P可预先设定)，则退出精同步并报告时间超时错误；否则返回到步骤A。其中，P应取一个较大的数值，如1000等，一般应根据实际情况来定。

在上述同步过程中，所述单相关运算，是指将一段和本地PN序列长度相等的数据符号样点的实部虚部分别和对应的PN做点乘(在二进制PN中用0来表示1，用1来表示—1)，然后段内做相干累加、段间做非相干累加得到一个实部结果和一个虚部结果，最后将所述实部结果和虚部结果再做非相干累加。其中，所谓相干累加就是指做代数和加；所谓非相干累加就是指先取绝对值然后再加。三种帧头模式下的本地PN序列均为256个符号长度，即单相关运算长度为256，每次单相关运算的数据符号长度也为256；在进行单相关运算时，可以根据不同的需要，对每次参加单相关运算的256个符号样点进行分段，并且对段的长度作如下定义：(1)段长等于PN本地序列长度256(高斯环境，相关增益最高)；(2)段长等于16个数据符号样点，总共有8个段(可对付200KHz频偏)；(3)段长等于8数据符号样点，总共有16个段(可对付400KHz频偏)。

所述双相关运算，是指将两个起始位置距离为256/512个数据符号样点的单相关运算结果相加。

在一个实施例中，在获取粗同步位置和精同步位置时，如果为帧头模式1，则采用双相关运算策略对数据进行处理，并令两个被相加的单相关运算起始位置距离为256。对于粗同步位置的获取，这种双相关运算在一帧数据上滑动如图3a所示，所得到的最大值所对应的位置就是信号帧的粗同步位置；而对精同步位置的获取，这种双相关运算在一帧数据上滑动则如图3b所示，这时所得到的最大值所对应的位置就是信号帧的精同步位置。

如果为帧头模式2，采用单相关运算策略对数据进行处理。对于粗同步位置的获取，这种单相关运算在一帧数据上滑动如图4a所示，所得到的最大值所对应的位置就是信号帧的粗同步位置；而对精同步位置的获取，这种单相关运算在一帧数据上滑动则如图4b所示，这时所得到的最大值所对应的位置就是信号帧的精同步位置。

如果为帧头模式3，采用双相关运算策略对数据进行处理，并令两个被相加的单相关运算起始位置距离为512。对于粗同步位置的获取，这种双相关运算在一帧数据上滑动如图5a所示，所得到的最大值所对应的位置就是信号帧的粗同步位置；而对精同步位置的获取，这种双相关运算在一帧数据上滑动则如图5b所示，这时所得到的最大值所对应的位置就是信号帧的精同步位置。

虽然帧头模式1和3都有固定模式和循环模式两种，但是固定模式和循环模式的PN序列都由同一个LFSR产生，只是初始相位不同；并且这两种帧头的长度都大于其LFSR所能产生的PN长度。因此可以选择任何一个初始相位开始的PN序列作为本地PN序列。为了简单起见，可以选择固定模式下的初始相位作为本地PN序列的初始相位。

帧头模式2的帧长虽然比其LFSR所能产生的PN要短，但其只有固定模式，因此可以选择该固定模式下的初始相位作为本地PN序列的初始相位。

在精同步阶段的第(5)个步骤中，如果判断同步成功时的二次差分值为0，则表示当前信号帧头用的是固定模式；如果二次差分值为1或-1，则表示当前信号帧头用的是循环模式，并且当前帧的PN初始相位索引(用于表示一个超帧里面有多少个信号帧)可表示如下：

I、如果帧头模式为1且二次差分值为1，则当前帧PN初始相位索引等于一次差分的值；

II、如果帧头模式为1且二次差分值为-1，则当前帧PN初始相位索引等于225减一次差分的值；

III、如果帧头模式为3且二次差分值为1，则当前帧PN初始相位索引等于一次差分的值；

IV、如果帧头模式为3且二次差分值为-1，则当前帧PN初始相位索引等于201减一次差分的值。

为了更清楚的说明本发明的方案，下面通过一个具体的实施例来对本发明所述帧同步方法进行进一步描述。

如图6所示为根据本发明所述帧同步所实现的一个控制状态机，其中在“IDLE”状态，如果收到开始帧同步的命令，状态跳到“DATAIN1”状态。

在“DATAIN1”状态，从A/D口上采集一段数据符号样点存储到片上的SRAM中：如果帧头模式为1，则按图3a所示，采集4710个(255+255+420+3780)数据符号样点；如果帧头模式为2，则按图4a所示，采集4630个(255+595+3780)数据符号样点；如果帧头模式为3，则按图5a所示，采集5491个(255+511+945+3780)数据符号样点。

在“PNCAL1”状态，做粗同步的相关计算并得出粗同步位置：如果帧头模式为1，则用PN420的本地PN序列并如图3a所示在一帧数据上做双相关运算滑动，并求得最大值的位置作为粗同步位置；如果帧头模式为2，则用PN595的本地PN序列并如图4a所示在一帧数据上做单相关运算滑动，并求得最大值的位置作为粗同步位置；如果帧头模式为3，则用PN945的本地PN序列并如图5a所示在一帧数据上做双相关运算滑动，并求得最大值的位置作为粗同步位置。

在“DATAIN2”状态，从A/D口上采集一段数据符号样点存储到片上的SRAM中：如果帧头模式为1，则按图3b所示，采集767个(255+255+128+1+128)数据符号样点；如果帧头模式为2，则按图4b所示，采集512个(255+128+1+128)数据符号样点；如果帧头模式为7，则按图5b所示，采集1023个(255+511+128+1+128)数据符号样点。

在“PNCAL2”状态，做精同步的相关计算并得出精同步位置：如果帧头模式为1，则用PN420的本地PN序列并如图3b所示在一帧数据上做双相关运算滑动，并求得最大值的位置作为精同步位置；如果帧头模式为2，则用PN595的本地PN序列并如图4b所示在一帧数据上做单相关运算滑动，并求得最大值的位置作为精同步位置；如果帧头模式为3，则用PN945的本地PN序列并如图5b所示在一帧数据上做双相关运算滑动，并求得最大值的位置作为精同步位置。

在“CHECK”状态，先得到一次而二次差分的结果，再判断精同步是否成功：如果连续M次(M由软件配置)二次差分结果为0，表示精同步成功，且是固定模式，状态跳转到“IDLE”；如果连续M次差分结果为1，表示精同步成功，且是循环模式，当前帧的PN初始状态索引等于一次差分结果，状态跳转到“IDLE”；如果连续M次差分结果为-1，表示精同步成功，且是循环模式，当前帧的PN初始状态索引等于255减一次差分结果(帧头模式1)或201减一次差分结果(帧头模式3)，状态跳转到“IDLE”；如果精同步成功条件不成立，且已经进行过P次(P由软件配置)精同步循环，状态跳转到“IDLE”，同时报告超时错误；如果精同步成功条件不成立，但还没有到P次精同步循环次数，状态跳转回“DATAIN1”以进行下一次精同步循环。

为了提高PN相关运算的处理速度，需对上述粗同步方法采用并行处理，因为如果不用并行处理的话，就会需要较长时间来完成PN滑动相关处理，从而使得所得到的粗同步位置比较旧，难以体现当前的同步位置状况；而对于精同步来说，则更需要使得每次精同步处理都能够在一帧之内完成，因此就更需要并行了。在本发明中，对PN相关运算进行并行处理时的数据通路如图7所示：首先，将采集到的数据符号样点按顺序分布存储到n块SRAM(静态存储器)中，并且将数据通路设计成流水线，其中n为大于1的自然数，第1到第n个数据分别存放在第1至第n块SRAM的地址0单元中，第n+1至第2n个数据分别存放在第1至第n块SRAM的地址1单元中，第n*w+1到第n*w+n个数据分别存放在第1至第n块SRAM的地址w单元中；这样在计算时每次就可以同时处理n个数据符号样点。例如，在一个优选实施例中，可以使用8块SRAM，其中第1到第8个数据分别存放在第1至第8块SRAM的地址0单元中、第9到第16个数据分别存放在第1至第8块SRAM的地址1单元中，依此类推第8w+1至第8w+8个数据分别存放在第1至第8块SRAM的地址w单元中，这样完成一个256的相关运算只需要32个时钟周期，而不是串行计算方法所需的256个时钟周期。

而在进行双相关运算时，先用一个深度为255(帧头模式1)或511(帧头模式3)先进先出队列(FIFO)存储过去的单相关结果；当所述FIFO满时，每新得到一个单相关结果，就从该FIFO中取出一个之前255或511位置的单相关结果与该新得到的单相关结果相加，从而得到双相关结果。