具有用于实速转换故障测试多内核的通用时钟控制模块的多时钟片基系统

摘要

一种多时钟片基系统(D)，包括：i)内核(CE)，包括为了在其间交换测试数据而设的异步时钟域；ii)时钟发生器单元(CGU)，安排为用于为所述时钟域中的至少一部分供应主时钟信号(clk1－clko)；和iii)时钟控制模块(CC1－CCo)，分别安排为用于根据主时钟信号和根据控制信号定义功能时钟信号(这些控制信号用于将时钟控制模块(CC1)设定为正常模式或移位模式，正常模式允许测试数据从相应发出方时钟域传送到至少一个接收方时钟域，移位模式禁止这样的测试数据传输)。各个时钟控制模块(CC1)与下列部件相连接：同步装置(SM)，该同步装置安排为用于将时钟控制模块从移位模式切换到正常模式；和延迟装置(DM)，该延迟装置安排为用于在将这一时钟控制模块(CC1)设定为正常模式的时候，将供发出方时钟域使用的功能时钟信号的发出方投送边沿推后，以使这一发出方投送边沿暂时位于供接收方时钟域使用的时钟信号的各个相应接收方采集边沿之前，其中接收方时钟域是发出方时钟域必须要将测试数据发送到的时钟域。