实现特定端口到端口延迟的降噪方法

摘要

描述了一种实现特定点到点延迟的降噪方法。在这方面，引入了一种方法，包括：确定在开启供电网络时高速数据链路上最大噪声的频率，确定第一端口和第二端口之间最小化该最大噪声的延迟时间，以及在与开启第一端口相距该延迟时间之后开启第二端口。还公开和声明了其它实施例。

说明书

背景技术

在诸如PCI-E(快速外围组件互连)、CSI(通用系统接口)、FBD(全缓 冲DIMM)等的高速接口中，会有由总有效负载di/dt(电流变化/时间变化) 引起的AC(交流电)噪声，所述总有效负载是单独通道负载的瞬时和并可 被I/O供电网络感测到。I/O接口的每条通道都可以具有发射机、接收机以 及其它数字电路。每条单独通道可产生一个通道负载。供电网络可以感测 到所有运行通道的总有效负载的冲击，并可表现为AC噪声。

附图说明

在附图中，以示例的形式而非限制的形式示出了此处所描述的本发明。 为了说明的简单清楚，图中所示元件未按比例绘制。例如，为了清楚，一 些元件的尺寸相对于其它元件可能被放大。此外，在适当的位置，图中重 复参考标记以表示相应或相似的元件。

图1说明计算机系统的实施例。

图2说明I/O接口系统的实施例。

图3说明噪声图的实施例。

图4说明可由图1的系统实现的降噪方法的实施例。

具体实施方式

在以下详细说明中，描述了许多具体细节以便提供对本发明的透彻理 解。但是本发明可以无需这些具体细节而实施。在其它情况中，未详细描 述公知的方法、过程、部件和电路，以免混淆本发明。此外，可能给出了 示例的大小/型号/值/范围，但是本发明不限于这些具体示例。

说明书中对“一个实施例”、“实施例”、“示例实施例”等的引述是指 所述实施例可能包括特定的特征、结构或特性，但并不是每个实施例都一 定要包括该特定的特征、结构或特性。此外，这些短语不一定都指同一个 实施例。此外，当结合一个实施例而描述特定的特征、结构或特性时，是 认为不管是否明确说明，本领域技术人员都知晓可以结合其它实施例而改 变这样的特征、结构或特性。

此外，本文中以公共参考标记加特定数字的方式提及的元件可以被统 称为仅该参考标记。例如，通道(lane)200A、200B、200C...200N可以被 统称为通道200。类似地，延迟电路210A、210B...210N可以被统称为延 迟210。

参考图1，示出了计算机系统的实施例。该计算机系统可以包括处理 器100、芯片组110、存储器120、以及I/O(输入/输出)设备130。如图所 示，处理器100可以通过处理器总线耦合到芯片组110。存储器120可以 通过存储器总线耦合到芯片组110。I/O设备130可以通过诸如PCI(外围 组件互连)总线、PCI Express总线、USB(通用串行总线)总线、SATA(串行 高级技术附件)总线等的I/O总线耦合到芯片组110。

处理器100可以用4处理器、M处理器、 和/或其它类型的能够执行软件和/或固件指令的通用处理器100来实现。 在一个实施例中，处理器100可以执行存储在存储器120中的指令，以执 行各种任务以及控制计算机系统的整体运行。处理器100还可以执行与电 源管理有关的指令和/或例程，例如使得诸如I/O接口这样的部件在系统运 行期间降低AC噪声。

芯片组110可以包括一个或多个集成电路或芯片，以将处理器100和 该计算机系统的其它部件耦合在一起。如图所示，芯片组110可以包括存 储器控制中心(MCH)140以及I/O控制中心(ICH)150。存储器控制中心140 可以向存储器120的存储器件提供接口。特别地，响应于来自处理器100 和I/O设备130的请求，存储器控制中心140可以在存储器总线上产生信 号以针对存储器120的存储器件来读取和/或写入数据。存储器120可以包 括例如RAM(随机存取存储器)器件，诸如源同步动态RAM器件以及DDR (双倍数据率)RAM器件。

根据一实施例的I/O控制中心150可以包括诸如PCI Express接口这样 的I/O接口160。I/O接口160可以连接I/O设备130和I/O控制中心150， 从而允许处理器100和I/O设备130之间以及存储器120和I/O设备130 之间的数据传输。在一个实施例中，I/O接口160可以在处理器100中， 或在存储器控制中心140中。

如图所示，计算机系统还可以包括I／O设备130。I/O设备130可以为 计算机系统实现各种输入/输出功能。例如，I/O设备130可以包括硬盘驱 动器、键盘、鼠标、CD(光盘)驱动器、DVD(数字视频光盘)驱动器、打印 机、扫描仪等等。

参考图2，示出了I/O接口系统160的实施例。如图所示，I/O接口系 统160可以包括多个端口270，其包括多条通道200(诸如200A、200B、 200C...200N)、多个延迟电路210(诸如210A、210B、210C...210N)、延迟 控制逻辑220以及供电网络260。通道200A可以通过在通道200A与200B 之间提供的延迟电路210A耦合到通道200B，并且通道200B可以通过在 通道200B与200C之间提供的延迟电路210B耦合到通道200C，依此类推， 通道200N在相邻的通道200之间具有延迟电路210N。延迟控制逻辑220 可以耦合到每个延迟电路210A-210N。

如图所示，在一个实施例中，通道200中的每条通道可以包括发射机 230、接收机240以及数字电路250。当通过供电网络260向I/O系统的端 口270供电时，所有通道200可以被同时接通，并且由于通道200中的发 射机230、接收机240以及数字电路250，每条通道200A-200N都会在供 电网络上构成一个通道负载。供电网络260可以感测到所有运行通道200 的总有效负载di/dt(所有单独通道负载的瞬时和)的冲击，并在该I/O系统 运行期间产生AC噪声。延迟电路210可以在通道200之间引入一时间延 迟，以便延迟后续通道200的接通。在一个实施例中，可以借助于延迟控 制逻辑220通过改变延迟电路210中的电压来控制延迟电路210中的延迟 时间/时间常量。

在计算编程延迟时间的一个实施例中，通过实验确定在开启端口270 的通道200时对I/O接口160造成最大噪声的频率。在一个实例中，从端 口270A的通道200A测量诸如图3所示的噪声图，以确定具有最大噪声贡 献的频率。基于该频率，可以确定延迟时间，以通过开启相继的通道以便 各个端口在该频率上为180度异相(out of phase)，来使在该频率上的噪声 最小化。在一个实施例中，这一频率被称为供电网络260的谐振频率。在 该频率是100MHz的情况下，延迟时间将是周期的一半或5ns。如果I/O 接口工作在6.4MHz上，则该延迟时间将达到32个单位时间间隔(UI)。

在一个实施例中，在各条通道之间可能有固有延迟，并且延迟控制逻 辑220可以将这种额外延迟增加到该固有延迟，以得到所计算的延迟时间。 延迟电路210还可以延迟每个端口的每条通道的关闭，例如作为节电方案 的一部分。延迟控制逻辑220可以向延迟电路210提供第二延迟时间用于 关闭每条相继的通道，其中第二延迟时间可以与用于开启每条相继的通道 的延迟时间相同或不同。

在一个实施例中，通过在各条通道200之间引入编程延迟电路210， 单独通道负载可以被均匀地间隔开，以减少通道200中负载的重叠 (overlapping)和对准(alignment)。这样可以大大降低供电网络260所感测的 总有效负载(所有单独通道负载的瞬时和)，并且总有效负载的降低可以导 致I/O系统中更小的AC峰峰噪声。

现在参考图3，说明了噪声图的一个实施例。如图所示，图300示出 在被开启的通道上不同频率分量的电流测量值。在这一实例中，100MHz 是最大噪声的频率。在一个实施例中，图300是在通道200A上测量的。

现在参考图4，说明了可由图1的系统实现的降噪方法的实施例。如 图所示，在方框400中，确定最大噪声的频率。在一个实施例中，获取诸 如图3所示的噪声图，以可视地确定在通道200(其处于开启状态)上造成 最大噪声的频率。

在方框410中，确定使该最大噪声最小化的延迟时间。在一个实施例 中，该延迟时间是在方框400中所确定的频率的周期的一半。

在方框420中，如图所示，在I/O接口160中实施该延迟时间。在一 个实施例中，延迟控制逻辑220被配置为存储用于延迟控制电路210的适 当延迟时间。

参考示例实施例描述了本发明的某些特征。但是，说明书并不是要被 理解为限制性的。对示例实施例的各种修改以及本发明的其它实施例，这 对本发明所属领域的技术人员来说都是显而易见的，它们均被认为是包含 在本发明的本质和范围之内。