一种实时控制射频芯片的装置及包含该装置的终端

摘要

本发明公开了一种实时控制射频芯片的装置及包含该装置的终端。所述装置包括：先入先出存储器，用于按照先入先出的方式存储控制命令和对应的命令执行时间，所述命令执行时间的位宽根据命令执行的最小时间间隔设置；时间基准计数器，用于按照帧为周期循环计数；比较器，用于比较所述时间基准计数器的高比特位组与所述先入先出存储器底部的命令执行时间，所述时间基准计数器的高比特位组的位宽等于所述命令执行时间的位宽；选择器，用于在所述比较器的比较结果一致时，选择输出所述先入先出存储器底部的命令执行时间对应的控制命令，执行所述控制命令从而实时控制射频芯片。通过本发明的技术方案可以以非常小的存储资源实现超高精度同步。

说明书

技术领域

本发明主要涉及通信领域，尤其涉及一种实时控制射频芯片的装置及包含该装置的终端。

背景技术

手机终端在与网络侧进行通信时，需要与网络进行同步。在TD-SCDMA(Time Division-Synchronous Code Division Multiple Access，时分同步码分多址)系统中，对网络与终端的同步要求非常严格，数字基带芯片必须能够精确实时地控制射频芯片进行收、发、开、关等操作，否则，可能会造成终端与网络的通信错误。

对于符合TD-SCDMA标准的手机终端，如果实现QPSK(Quadrature PhaseShift Keying，正交移相键控)或16QAM(Quadrature Amplitude Modulation，正交幅度调制)解调则同步精度要求通常需要达到1/8chip(码片)；如果实现64QAM解调则同步精度要求需要达到1/16chip甚至更高。现有技术采用存储控制命令和对应的命令执行时间，利用时间计数器匹配命令执行时间，最后执行命令的方式来实现对射频芯片的实时控制，具体地，是通过软件配置一组控制命令和对应的命令执行时间实现实时控制，所述存储的命令执行时间的精度与同步精度是一样的。

发明人在实现本发明的过程中发现，现有技术中至少存在以下缺陷：由于存储的命令执行时间的精度与同步精度是一样的，随着同步精度要求的提高，终端中存储控制命令和对应的命令执行时间的资源需求越来越高，要达到超高精度同步要求，如1/16chip时，需要大量的存储资源才能实现。也就是说，现有技术中超高精度同步的实现是以牺牲存储资源而达到的，对于手机等便携终端来说，其所拥有的存储资源都是有限和非常宝贵的。因此，如何能以较小的存储资源实现超高精度同步要求成为迫切需要解决的问题。

发明内容

本发明提出一种实时控制射频芯片的装置及包含该装置的终端，根据TD-SCDMA射频芯片的控制特点，以射频芯片控制命令执行时间的最小间隔作为先入先出存储器中存储命令执行时间的精度，从而可以以非常小的存储资源实现超高精度同步。

本发明的技术方案是这样实现的：

一种实时控制射频芯片的装置，包括：

先入先出存储器，用于按照先入先出的方式存储控制命令和对应的命令执行时间，所述命令执行时间的位宽根据命令执行的最小时间间隔设置；

时间基准计数器，用于按照帧为周期循环计数；

比较器，用于比较所述时间基准计数器的高比特位组与所述先入先出存储器底部的命令执行时间，所述时间基准计数器的高比特位组的位宽等于所述命令执行时间的位宽；

选择器，用于在所述比较器的比较结果一致时，选择输出所述先入先出存储器底部的命令执行时间对应的控制命令，执行所述控制命令从而实时控制射频芯片。

优选的，所述时间基准计数器的计数精度为同步精度。

优选的，所述时间基准计数器的位宽大于或等于所述命令执行时间的位宽。

优选的，还包括：

接收单元，用于接收射频芯片的数据信号；

第一处理器，用于处理所述数据信号，计算出终端与网络的时间偏差，从而调整所述时间基准计数器的计数。

优选的，还包括：

第二处理器，用于依次向所述先入先出存储器写入控制命令和对应的命令执行时间。

优选的，所述先入先出存储器为一先入先出存储器组。

优选的，所述先入先出存储器组包括命令先入先出存储器和时间先入先出存储器；

所述命令先入先出存储器，用于按照先入先出的方式存储控制命令。

所述时间先入先出存储器，用于按照先入先出的方式存储所述控制命令对应的执行时间。

一种终端，包括射频天线和射频芯片，还包括实时控制射频芯片的装置，所述实时控制射频芯片的装置包括：

先入先出存储器，用于按照先入先出的方式存储控制命令和对应的命令执行时间，所述命令执行时间的位宽根据命令执行的最小时间间隔设置；

时间基准计数器，用于按照帧为周期循环计数；

比较器，用于比较所述时间基准计数器的高比特位组与所述先入先出存储器底部的命令执行时间，所述时间基准计数器的高比特位组的位宽等于所述命令执行时间的位宽；

选择器，用于在所述比较器的比较结果一致时，选择输出所述先入先出存储器底部的命令执行时间对应的控制命令，执行所述控制命令从而实时控制射频芯片。

优选的，所述时间基准计数器的计数精度为同步精度。

优选的，所述时间基准计数器的位宽大于或等于所述命令执行时间的位宽。

优选的，所述实时控制射频芯片的装置还包括：

接收单元，用于接收射频芯片的数据信号；

第一处理器，用于处理所述数据信号，计算出终端与网络的时间偏差，从而调整所述时间基准计数器的计数。

优选的，所述实时控制射频芯片的装置还包括：

第二处理器，用于依次向所述先入先出存储器写入控制命令和对应的命令执行时间。

优选的，所述先入先出存储器为一先入先出存储器组。

优选的，所述先入先出存储器组包括命令先入先出存储器和时间先入先出存储器；

所述命令先入先出存储器，用于按照先入先出的方式存储控制命令。

所述时间先入先出存储器，用于按照先入先出的方式存储所述控制命令对应的执行时间。

本发明技术方案根据TD-SCDMA射频芯片的控制特点，以射频芯片控制命令执行时间的最小间隔作为先入先出存储器中存储命令执行时间的精度，而不是以同步精度作为先入先出存储器中存储命令执行时间的精度，因此所述命令执行时间的精度可能小于同步精度，从而能够节省存储资源，达到以非常小的存储资源实现超高精度同步的目的。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一种实时控制射频芯片装置第一实施例的组成结构图；

图2为本发明一种实时控制射频芯片装置第二实施例的组成结构图；

图3为本发明一种终端第一实施例的组成结构图。

具体实施方式

FIFO(First In First Out，先入先出)是一种常见的数据结构，其特点在于：在一组需要存放进FIFO的数据/命令中，先存入的数据/命令只能先被取出。本发明将FIFO数据结构应用于手机等终端的电路中，来实现数字基带芯片对射频芯片的实时控制。具体做法是：在数字基带芯片中设计一组FIFO，数字基带芯片中的处理器将射频芯片的控制命令和对应的执行时间依次压入FIFO组。当基准时间计数器的当前时间与FIFO底部的命令执行时间一致时，对应的控制命令被取出来执行，从而实时控制射频芯片。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参照图1，示出了本发明一种实时控制射频芯片装置第一实施例的组成结构图。所述实时控制射频芯片的装置100包括：先入先出存储器110、时间基准计数器120、比较器130和选择器140。

所述先入先出存储器110，用于按照先入先出的方式存储控制命令和对应的命令执行时间，所述命令执行时间的位宽根据命令执行的最小时间间隔设置。

在本发明中，所述命令执行时间的位宽(精度)是根据命令执行的最小时间间隔设置的，而不是根据同步精度进行设置，即以射频芯片控制命令执行时间的最小间隔作为FIFO命令的执行时间精度，以同步精度作为时间基准计数器120的精度。因此，所述命令执行时间的精度小于/等于时间基准计数器120的精度，而不是现有技术中的命令执行时间的精度等于同步精度或时间基准计数器120的精度，所以可用较小的FIFO资源存储命令执行时间，从而节省资源。

所述先入先出存储器110可以为一先入先出存储器组。所述先入先出存储器组包括命令先入先出存储器和时间先入先出存储器；所述命令先入先出存储器，用于按照先入先出的方式存储控制命令。所述时间先入先出存储器，用于按照先入先出的方式存储所述控制命令对应的执行时间。

在实现中，可以根据数字基带芯片处理器的数据线宽度灵活设置FIFO的个数。在所述数据线宽度大于存储所述执行时间和对应的控制命令所需要的宽度时，所述时间FIFO和命令FIFO可以由一个FIFO替代。显然，在所述数据线宽度较小时，也可能需要设置两个甚至多个FIFO，来实现对所述执行时间和对应的控制命令的存储。因此，具体FIFO的个数本发明不做限制。

所述时间基准计数器120，用于记录当前时间，所述时间基准计数器120是按照帧为周期循环计数的。所述时间基准计数器120的计数精度可以根据实际应用中同步精度要求的不同而为1/8chip、1/16chip甚至更高。

从前面的描述可知，所述时间基准计数器120的位宽(精度)大于或等于FIFO命令执行时间的位宽(精度)。所述时间基准计数器120中位宽等于命令执行时间的高比特位组输出给比较器130。可知，当所述时间基准计数器120的位宽(精度)大于FIFO命令执行时间的位宽(精度)时，只输出所述时间基准计数器120的高比特位组给比较器130，当所述时间基准计数器120的位宽(精度)等于FIFO命令执行时间的位宽(精度)时，则输出所述时间基准计数器120的全部位组给比较器130。

所述时间基准计数器120由同步算法计算出终端与网络的时间偏差后进行调整，从而达到终端与网络的同步。

所述比较器130，用于比较所述时间基准计数器120的高比特位组与所述先入先出存储器110底部的命令执行时间，所述时间基准计数器120的高比特位组的位宽等于所述命令执行时间的位宽。当数字基带芯片中的时间基准计数器120的计数值的高比特位组与时间FIFO读指针所对应的时间值一致时，说明命令FIFO中对应的控制命令应当被执行。所述比较器130以FIFO的时间精度为比较精度。

所述选择器140，用于在所述比较器130的比较结果一致时，选择输出时间FIFO底部的执行时间对应的命令FIFO中的控制命令，并通过执行所述控制命令来实现对射频芯片的实时控制。

本发明实施例根据TD-SCDMA射频芯片的控制特点，以射频芯片控制命令执行时间的最小间隔作为先入先出存储器110中存储命令执行时间的精度，而不是以同步精度作为先入先出存储器110中存储命令执行时间的精度，因此所述命令执行时间的精度可能小于同步精度，从而能够节省存储资源，达到以非常小的存储资源实现超高精度同步的目的。

参照图2，示出了本发明一种实时控制射频芯片装置第二实施例的组成结构图。所述实时控制射频芯片的装置100包括：先入先出存储器110、时间基准计数器120、比较器130、选择器140、接收单元210、第一处理器220和第二处理器230。

所述接收单元210，用于接收射频芯片的数据信号。

所述第一处理器220，用于处理所述数据信号，计算出终端与网络的时间偏差，从而调整所述时间基准计数器120的计数。

所述第一处理器220通过接收单元210传入的数据信号，经过同步算法，计算出终端与网络的时间偏差，然后调整时间基准计数器120，从而达到终端与网络的同步。

所述第二处理器230，用于依次向所述先入先出存储器110写入控制命令和对应的命令执行时间。

本领域技术人员要中以理解，所述第一处理器220和所述第二处理器230的区分只是分工的不同，并不代表一定存在两个独立的处理器，实际上这两个功能是可以由一个处理器完成的，当然，也可以由两个独立的处理器完成。在本实施例中优选由一个处理器完成，即基带处理器核。

所述先入先出存储器110，用于按照先入先出的方式存储控制命令和对应的命令执行时间，所述命令执行时间的位宽根据命令执行的最小时间间隔设置。

在本发明中，所述命令执行时间的位宽(精度)是根据命令执行的最小时间间隔设置的，而不是根据同步精度进行设置，即以射频芯片控制命令执行时间的最小间隔作为FIFO命令的执行时间精度，以同步精度作为时间基准计数器120的精度。因此，所述命令执行时间的精度小于/等于时间基准计数器120的精度，而不是现有技术中的命令执行时间的精度等于同步精度或时间基准计数器120的精度，所以可用较小的FIFO资源存储命令执行时间，从而节省资源。

所述先入先出存储器110可以为一先入先出存储器组。所述先入先出存储器组包括命令先入先出存储器和时间先入先出存储器；所述命令先入先出存储器，用于按照先入先出的方式存储控制命令。所述时间先入先出存储器，用于按照先入先出的方式存储所述控制命令对应的执行时间。

在实现中，可以根据数字基带芯片处理器的数据线宽度灵活设置FIFO的个数。在所述数据线宽度大于存储所述执行时间和对应的控制命令所需要的宽度时，所述时间FIFO和命令FIFO可以由一个FIFO替代。显然，在所述数据线宽度较小时，也可能需要设置两个甚至多个FIFO，来实现对所述执行时间和对应的控制命令的存储。因此，具体FIFO的个数本发明不做限制。

所述时间基准计数器120，用于记录当前时间，所述时间基准计数器120是按照帧为周期循环计数的。所述时间基准计数器120的计数精度可以根据实际应用中同步精度要求的不同而为1/8chip、1/16chip甚至更高。

从前面的描述可知，所述时间基准计数器120的位宽(精度)大于或等于FIFO命令执行时间的位宽(精度)。所述时间基准计数器120中位宽等于命令执行时间的高比特位组输出给比较器130。可知，当所述时间基准计数器120的位宽(精度)大于FIFO命令执行时间的位宽(精度)时，只输出所述时间基准计数器120的高比特位组给比较器130，当所述时间基准计数器120的位宽(精度)等于FIFO命令执行时间的位宽(精度)时，则输出所述时间基准计数器120的全部位组给比较器130。

所述时间基准计数器120由同步算法计算出终端与网络的时间偏差后进行调整，从而达到终端与网络的同步。

所述比较器130，用于比较所述时间基准计数器120的高比特位组与所述先入先出存储器110底部的命令执行时间，所述时间基准计数器120的高比特位组的位宽等于所述命令执行时间的位宽。当数字基带芯片中的时间基准计数器120的计数值的高比特位组与时间FIFO读指针所对应的时间值一致时，说明命令FIFO中对应的控制命令应当被执行。所述比较器130以FIFO的时间精度为比较精度。

所述选择器140，用于在所述比较器130的比较结果一致时，选择输出时间FIFO底部的执行时间对应的命令FIFO中的控制命令，并通过执行所述控制命令来实现对射频芯片的实时控制。

本发明实施例根据TD-SCDMA射频芯片的控制特点，以射频芯片控制命令执行时间的最小间隔作为先入先出存储器110中存储命令执行时间的精度，而不是以同步精度作为先入先出存储器110中存储命令执行时间的精度，因此所述命令执行时间的精度可能小于同步精度，从而能够节省存储资源，达到以非常小的存储资源实现超高精度同步的目的。

本发明各实施例所述的一种实时控制射频芯片的装置100除了可以高精度实时控制射频芯片外，还可以基于同样的原理对模拟基带芯片进行实时控制。所述实时控制射频芯片的装置100在手机终端中即为基带芯片。

参照图3，示出了本发明一种终端第一实施例的组成结构图。所述终端300包括射频天线310、射频芯片320和实时控制射频芯片的装置100。

所述射频天线310用于接收网络侧的射频信号。

所述射频芯片320用于将所述射频信号转换为基带数据信号。

所述实时控制射频芯片的装置100在图1、图2所述的实施例中进行了详细的描述，在此不再赘述，参照前面相关部分的描述即可。

本发明各实施例中的终端可以是手机或其他通信设备。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。