一种基于DSP和FPGA的交交变频电流数字控制系统

摘要

一种基于DSP和FPGA的全数字控制的交交变频电流控制数字系统，由DSP主板、FPGA接口板、基于VME总线上位机、同步电压接口电路、脉冲驱动接口电路、A/D采样接口电路、同步变压器、脉冲触发功放板、电压电流传感器组成，DSP主板主要进行电流调节器、电流断续补偿和触发角的计算，FPGA接口板负责和上位机系统、同步变压器、电压、电流检测器件、电流过零检测板、脉冲触发功放板接口。本发明优点在于：采用DSP和FPGA芯片配合完成晶闸管移相触发的数字化和无环流换向逻辑，大大提高了触发脉冲的精度和实时性；利用FPGA内的资源，双口RAM实现和基于VME总线上位机的信息交换，提高了信息交换的速率和数据的准确性。

说明书

技术领域

本发明涉及一种交交变频器电流控制器，特别是一种基于DSP和FPGA的全数字控制的交交变频电流数字控制系统。

背景技术

随着数字控制和电力电子技术的发展，在目前的调速领域，交流传动逐渐取代直流传动的地位成为主流，而在大功率交流传动领域，交交变频器是目前应用最广泛的交流调速方案。交交变频器的控制系统非常复杂，传统的交交变频器控制系统是由多个模拟系统组成，由于模拟器件本身存在的温漂、零漂和老化问题，系统成本高，构成复杂，调试、使用不便。随着数字控制技术的发展，近年来国外公司采用了多处理器系统来完成交交变频器的矢量控制任务。

如图1所示，系统通常采用三个处理器：处理器101完成速度调节任务，处理器102完成直流电流调节、矢量控制、弱磁控制等任务，处理器103完成交流电流调节器、交流电压前馈补偿环节、交流电流断续补偿环节、无环流换向逻辑以及移相触发环节等。一个典型的基于总线结构的多处理器通用控制器，其中处理器103通过接口板105和三个数字触发板104相连，完成上述处理器103的任务。

这种系统存在的主要问题有两个：

1、处理器101，102，103，通过接口板和三个数字触发板104相连，构成交交变频电流控制数字系统，系统构成较复杂。

2、数字触发部分一般由单片机和可编程门阵列来实现，运算复杂，浪费机时，且精度不够高，有时存在相位抖动的问题；

3、处理器101，102，103和上位机203的通讯需符合通信总线规定的协议，通讯速率受影响。

发明内容

本发明为了解决现有的多处理器通用控制器存在的结构复杂效率低等问题，提供了一种基于DSP和FPGA的全数字控制的交交变频电流控制数字系统，主要由DSP主板、FPGA接口板、基于VME总线的上位机、同步电压接口电路、脉冲驱动接口电路、A/D采样接口电路、同步变压器、脉冲触发功放板、电压电流传感器与电流过零检测板组成。

所述FPGA接口板负责和VME总线的上位机、同步变压器接口电路、脉冲驱动接口电路、A/D采样接口电路进行接口；基于VME总线的上位机产生控制信号通过FPGA接口板传递给DSP主板；同步变压器采集三相交流电源同步电压信号，并通过同步电压接口电路处理后访问FPGA接口板内的双口RAM；电压电流传感器采集三相交流电源的电压电流信号，信号经A/D采样接口电路处理后访问FPGA接口板内的双口RAM。

DSP主板采集FPGA接口板内的双口RAM信息，并综合上位机控制信号、同步电压信号、电压电流信号，产生控制脉冲，控制脉冲通过FPGA接口板传递到脉冲驱动接口电路，并被转换成合适的电平信号，电平信号再传递给脉冲触发功放板进行放大后，最终发送给功率电路。

DSP主板主要进行电流调节器、电流断续补偿和触发角的计算，DSP主板通过数据总线、地址总线和控制总线连接到FPGA接口板，从而实现DSP主板和FPGA接口板的信息交换。基于VME总线的上位机通过VME总线的数据总线、地址总线和控制总线与FPGA接口板内的双口RAM互联，并通过FPGA接口板与DSP主板进行通讯。

所述同步电压接口电路包括滤波电路和正弦拨转换方波电路，同步变压器采集的三相交流电源的同步电压信号为正弦波，经过滤波电路进行过滤，过滤后的正弦波同步电压信号通过正弦波转换成方波电路转换成方波同步电压信号，最后传递给FPGA接口板上作为系统所需的同步信号，作为触发脉冲产生的基准。

所述的A/D采样接口电路包括调理电路和A/D转换电路，其中调理电路包括采样电阻与INA159功放器件；A/D转换电路为A/D采样芯片ADS8365。交交变频器的三相交流电源的交流输出电压和电流信号经过电压电流传感器产生电流型的检测信号，该检测信号传递给调理电路，经调理电路中的采样电阻转换成模拟检测信号，再经INA159功放器件放大、整形，然后输入给A/D转换电路转化成数字检测信号，数字检测信号通过数据总线和控制信号线接到FPGA接口板，并储存在FPGA接口板模拟的双口RAM中。

零电流中断信号由电流过零检测板提供，电流过零检测板将电流过零信号连接到FPGA的管脚上，经FPGA接口板，产生电流过零的两路中断信号，接到DSP的外部中断引脚上。由于交交变频系统需要在功率装置在正向桥工作向反相桥工作切换时，不能存在环流，即须在电流为0时切换。电流过零检测板为系统提供零电流信号，通过FPGA接口板提供给DSP作正反桥脉冲无环流切换逻辑计算。

DSP主板采集FPGA接口板内的双口RAM中的信息，并上传给基于VME总线的上位机，上位机采用基于VME总线结构的多处理器控制系统，综合DSP主板上传的电压和电流实际检测值，完成交交变频的矢量控制任务，产生出电压前馈给定信号和交流电流给定信号，并通过刷新FPGA接口板内的双口RAM，下传给DSP主板。DSP主板接到上位机下传的电压前馈给定信号和交流电流给定信号后，综合电压和电流实际检测值以及零电流中断信号，产生触发角α角，并将触发角α下传给FPGA接口板，FPGA接口板根据触发角α和同步变压器的同步电压信号，产生出功率电路触发脉冲，触发脉冲经脉冲驱动接口电路传递给脉冲触发功放板，去触发主回路的功率电路。

所述的脉冲驱动接口电路包括光电隔离和脉冲电压提升电路。

上述A/D转换电路对DSP主板的控制通过FPGA接口板编程实现。

本发明的优点在于：

(1)采用DSP主板和FPGA接口板配合完成晶闸管移相触发的数字化和无环流换向逻辑，大大提高了触发脉冲的精度和实时性；

(2)利用FPGA接口板内的资源，双口RAM实现和基于VME总线上位机的信息交换，提高了信息交换的速率和数据的准确性。

附图说明

图1为各处理器之间通过机箱总线互联和通讯图；

图2为本发明交交变频电流控制数字系统结构框图；

图3为本发明DSP主板和上位机的信息交换结构框图；

图4为本发明同步电压接口电路结构框图；

图5为本发明A/D采样接口电路结构框图；

图6为本发明电流过零检测接口电路结构框图；

具体实施方式

下面结合附图和实施例对本发明的交交变频电流控制数字系统进行详细说明。

本发明的一种基于DSP和FPGA的全数字控制的交交变频电流控制数字系统，如图2所示，主要由DSP主板201、FPGA接口板202、基于VME总线的上位机203、同步电压接口电路204、脉冲驱动接口电路206、A/D采样接口电路208、同步变压器205、脉冲触发功放板207、电压电流传感器209与电流过零检测板211组成。

所述FPGA接口板202负责和VME总线的上位机203、同步变压器205接口电路、脉冲驱动接口电路206、A/D采样接口电路208进行接口；基于VME总线的上位机203产生控制信号通过FPGA接口板202传递给DSP主板201；同步变压器205采集三相交流电源同步电压信号，并通过同步电压接口电路204处理后访问FPGA接口板202内的双口RAM；电压电流传感器209采集三相交流电源的电压电流信号，信号经A/D采样接口电路208处理后访问FPGA接口板202内的双口RAM。

DSP主板201采集FPGA接口板202内的双口RAM信息，并综合上位机203控制信号、同步电压信号、电压电流信号，产生控制脉冲，控制脉冲通过FPGA接口板202传递到脉冲驱动接口电路206，并被转换成合适的电平信号，电平信号再传递给脉冲触发功放板207进行放大后，最终发送给功率电路。

DSP主板201主要进行电流调节器、电流断续补偿和触发角的计算。如图3所示，DSP主板201通过数据总线、地址总线和控制总线连接到FPGA接口板202，从而实现DSP主板201和FPGA接口板202的信息交换。DSP芯片的型号为TMS320LF2812，FPGA芯片的型号为EPF10K30A(208)。基于VME总线的上位机203通过VME总线的数据总线、地址总线和控制总线与FPGA接口板202内的双口RAM互联，并通过FPGA接口板202与DSP主板201进行通讯。

所述同步电压接口电路204包括滤波电路301和正弦拨转换成方波电路，同步变压器205采集的三相交流电源的同步电压信号为正弦波，必须经过滤波电路301301进行过滤，如图4所示，经滤波电路301301过滤后的正弦波同步电压信号通过正弦波转换成方波电路302转换成方波同步电压信号，最后传递给FPGA接口板202上作为系统所需的同步信号，作为触发脉冲产生的基准。FPGA接口板202将来自同步变压器205的三相交流电源电压转变成与三相桥的6个桥臂元件电压相位同步的6个脉冲，以达到6路移相脉冲与6相桥臂的电压同步。

所述的A/D采样接口电路208包括调理电路401和A/D转换电路402，如图5所示，其中调理电路401包括采样电阻与INA159功放器件；A/D转换电路402为A/D采样芯片ADS8365。交交变频器的三相交流电源的交流输出电压和电流信号经过电压电流传感器209产生电流型的检测信号，该检测信号传递给调理电路401，经调理电路401中的采样电阻转换成模拟检测信号，再经INA159功放器件放大、整形，然后输入给A/D转换电路402转化成数字检测信号，数字检测信号通过数据总线和控制信号线接到FPGA接口板202，并储存在FPGA接口板202模拟的双口RAM中。

DSP主板201采集FPGA接口板202内的双口RAM中的信息，并上传给基于VME总线的上位机203，上位机203采用基于VME总线结构的多处理器控制系统，综合DSP主板201上传的电压和电流实际检测值，完成交交变频的矢量控制任务，产生出电压前馈给定信号和交流电流给定信号，并通过刷新FPGA接口板202内的双口RAM，下传给DSP主板201。DSP主板201接到上位机203下传的电压前馈给定信号和交流电流给定信号后，综合电压和电流实际检测值以及零电流中断信号，产生触发角α角，并将触发角α下传给FPGA接口板202，FPGA接口板202根据触发角α和同步变压器205的同步电压信号，产生出功率电路触发脉冲，触发脉冲经脉冲驱动接口电路206传递给脉冲触发功放板207，去触发主回路的功率电路。

所述的脉冲驱动接口电路206包括光电隔离和脉冲电压提升电路。

上述A/D转换电路402对DSP主板201的控制通过FPGA接口板202编程实现。

所述的零电流中断信号由电流过零检测板211提供，如图6所示，电流过零检测板211将电流过零信号连接到FPGA的管脚上，经FPGA接口板202，产生电流过零的两路中断信号，接到DSP的外部中断引脚上。由于交交变频系统需要在功率装置在正向桥工作向反相桥工作切换时，不能存在环流，即须在电流为0时切换。电流过零检测板211为系统提供零电流信号，通过FPGA接口板202提供给DSP作正反桥脉冲无环流切换逻辑计算。