信号调理电路及其调理方法双采样保持电路

摘要

本发明揭示一种信号调理电路、其调理方法及双采样保持电路，信号调理电路包括依次连接的第一斩波开关、可编程增益放大器、第二斩波开关、双采样保持电路、模数转换器、数字降采样滤波器；所述双采样保持电路在斩波时钟的两个相位对所述可编程增益放大器的输出进行采样，将两次采样结果相加；并把相加后的输出电压传输至所述模数转换器及数字降采样滤波器处理。本发明通过增加双采样保持电路，避免了斩波放大器中残留失调的问题；同时，无需外接滤波电容，更利于单芯片集成；新的时序控制降低基于斩波放大器的数字信号调理电路的功耗。

说明书

技术领域

本发明属于信号处理技术领域，涉及一种信号调理电路及其调理方法，尤其涉及一种基于双采样结构斩波放大器的数字信号调理电路及其调理方法；此外，本发明还涉及一种双采样保持电路。

背景技术

斩波放大器由于其优越的低失调特性被广泛的应用于信号测量系统中。图1是一个典型的斩波放大器的结构示意图。输入信号经过Chop开关SW1调制到Chop频率Fchop处，失调电压和被调制的输入信号经过放大后再次由Chop开关进行调制，这样输入信号被调制回直流处而失调电压则被调制到Fchop处。滤掉在Fchop处的失调电压后就可以得到经过放大后的输入信号。由于Fchop通常在几十KHz左右，LPF(低通滤波器)需要较大的电阻电容不易集成。

美国专利US2005/6891430B1对通常的斩波放大器进行了改进，其描述了一基于斩波放大器的信号调理电路，主要包括增益可调的斩波放大器(PGA)、∑-△调制器、数字滤波(请参阅图2)。在PGA输出处需外接一个22nF的电容滤除调制到斩波频率处的失调电压。该信号调理电路同时提出了快慢结合的电压建立方法去驱动∑-△调制器，虽然节省了部分功耗，但由于PGA的增益较大，这样直接驱动采样电路功耗依然比较大。

此外，在《Anton Bakker，A CMOS Nested-Chopper Instrumentaion Amplifier with 100-nVOffset，ISSCC2000，VOL35，NO12，Page 1877.》文献中，提出了用嵌套移频的方法来减少残留失调，其利用一个更低的频率对同向残留尖脉冲进行调制然后滤波，这样可以减小高频率斩波产生的残留失调但无法消除低频率斩波自身产生的残留失调(请参阅图3)。同时由于要使得残留失调更小，其低频斩波频率通常只有几十Hz，因此限制了应用，并且需要更大的滤波电容。

请参阅图4(a)-(c)，在以上电路实现时，CMOS开关在关断和打开时会产生相反尖脉冲，如图4(a)所示，在被调制后则方向相同，经LPF滤波后则产生一个直流输出，通常称之为残留失调(Residue Offset)，如图4(c)所示。这个残留失调电压通常的幅度在微伏数量级，对于高精度的测量系统通常都需要对此特别考虑，而已有的技术很难解决这个问题。

发明内容

本发明所要解决的技术问题是：提供一种基于双采样结构斩波放大器的数字信号调理电路，以避免斩波放大器中残留失调的问题。

同时，本发明提供上述信号调理电路的调理方法。

另外，本发明还提供上述信号调理电路中的双采样保持电路。

为解决上述技术问题，本发明采用如下技术方案：

一种信号调理电路，其特征在于：包括依次连接的第一斩波开关、斩波放大器、第二斩波开关、双采样保持电路、模数转换器、数字降采样滤波器；所述双采样保持电路在斩波时钟的两个相位对所述斩波放大器的输出进行采样，将两次采样结果相加；并把相加后的输出电压传输至所述模数转换器及数字降采样滤波器处理。

作为本发明的一种优选方案，所述双采样保持电路的两次采样为经过斩波放大器放大的输入电压和斩波放大器本身的失调电压。

作为本发明的一种优选方案，所述两次采样结果相加后，输入电压信号加倍，失调电压在两个相位的方向相反而相互抵消。

作为本发明的一种优选方案，所述双采样保持电路的输出电压被所述模数转换器在一个斩波周期内多次采样已实现数字转换。

作为本发明的一种优选方案，所述斩波放大器由第一斩波开关、第二斩波开关的斩波时钟及其反相时钟控制。

作为本发明的一种优选方案，所述双采样保持电路包括若干电容器、开关网络、及放大器；所述第二斩波开关输出端包括第一端口、第二端口，第一端口连接并联的第一电容器及第二电容器，而后与第七开关、第五电容器串联；第二端口连接并联的第三电容器及第四电容器，而后与第八开关、第六电容器串联；两端口与第一电容器、第二电容器、第三电容器及第四电容器间分别设置第一开关、第二开关、第三开关、第四开关；第一电容器、第三电容器之间设置第五开关，第二电容器、第四电容器之间设置第六开关；所述双采样保持电路分别在第一开关、第三开关为高电平时，或者第二开关、第四开关为高时进行两次采样；并在第五开关、第六开关、第七开关、和第八开关为高电平时对所述前两次采样结果相加。

作为本发明的一种优选方案，所述第五开关、第六开关、第七开关、和第八开关高电平的占空比通过过采样模数转换器的频率设定。

作为本发明的一种优选方案，所述第五开关、第六开关、第七开关、和第八开关高电平的占空比为10％以下。

上述信号调理电路的信号调理方法，该方法包括如下步骤：

步骤1、在斩波时钟的两个相位对所述斩波放大器的输出进行采样；

步骤2、将两次采样结果相加；

步骤3、把相加后的输出电压滤波器处理。

所述步骤具体为：

步骤1、所述双采样保持电路在斩波时钟的两个相位对所述斩波放大器的输出进行采样；

步骤2、将两次采样结果相加；

步骤3、把相加后的输出电压传输至所述模数转换器及数字降采样滤波器处理。

一种双采样保持电路，其包括若干电容器、开关网络、及放大器；第一电容器及第二电容器并联后，与第七开关、第五电容器串联接入所述放大器的一端口；第三电容器及第四电容器并联后，与第八开关、第六电容器串联接入所述放大器的另一端口；第一电容器、第二电容器、第三电容器及第四电容器分别与第一开关、第二开关、第三开关、第四开关串联；第一电容器、第三电容器之间设置第五开关，第二电容器、第四电容器之间设置第六开关；所述双采样保持电路分别在第一开关、第三开关为高电平时，或者第二开关、第四开关为高时进行两次采样；并在第五开关、第六开关、第七开关、和第八开关为高电平时对所述前两次采样结果相加。

作为本发明的一种优选方案，所述第五开关、第六开关、第七开关、和第八开关高电平的占空比通过过采样模数转换器的频率设定；所述第五开关、第六开关、第七开关、和第八开关高电平的占空比为10％以下。

本发明的有益效果在于：

1、本发明避免了斩波放大器中残留失调的问题；

2、无需外接滤波电容，更利于单芯片集成；

3、新的时序控制降低基于斩波放大器的数字信号调理电路的功耗。

附图说明

图1为现有的斩波放大器的结构示意图。

图2为美国专利US2005/6891430基于斩波放大器的信号调理电路的结构示意图。

图3为文献中嵌套移频的斩波放大器的结构示意图。

图4为残留失调电压的产生过程示意图。

图5为本发明信号调理电路的结构示意图。

图6为斩波放大器及双采样保持电路的结构示意图。

图7(a)-(d)为输入电压及失调电压的信号示意图。

图8为双采样时序图。

具体实施方式

下面结合附图详细说明本发明的优选实施例。

实施例一

本发明针对基于斩波放大器的数字信号调理电路采用创新的非对称占空比的采样保持周期双采样保持电路。

请参阅图5，本发明提供了一种基于双采样结构斩波放大器的信号调理电路，包括依次连接的第一斩波开关SW1、斩波放大器PGA(本实施例中为可编程增益放大器)、第二斩波开关SW2、双采样保持电路CDS、模数转换器ADC、数字降采样滤波器DEC；所述双采样保持电路在斩波时钟的两个相位对所述斩波放大器的输出进行采样(包括输入电压及失调电压)，将两次采样结果相加；并把相加后的输出电压传输至所述模数转换器及数字降采样滤波器处理。

如图6所示，斩波放大器由斩波时钟CK_CHOP和其反相时钟CKN_CHOP控制，而采样保持电路则分别在CK1D和CK2D为高的时候进行两次采样，在CK_HD为高的时候对前两次的采样结果相加，并保持在运放A2的输出。在这一输出中失调电压已经通过求和消除，所以无需进行滤波。同时输出电压可以被∑-△调制器在一个斩波周期内多次采样已实现数字转换。所述4个CK_HD开关高电平的占空比通过过采样模数转换器的频率设定；4个CK_HD高电平的占空比小于50％，通常在10％以下(如8％、5％、3％)。由于采样保持电路的增益较低，比高增益的斩波放大器更容易建立，所以对于驱动同样采样频率的调制器，此种结构的功耗更低。图8为双采样时序图。

在斩波时钟的两个相位均对斩波放大器的输出进行采样，并将两次的采样结果相加。这样处理的结果是输入信号加倍，而放大器的失调由于在两个相位方向相反则相互抵消，如图7所示。图7(a)为第一个斩波开关后的输入电压和失调电压示意图；图7(b)为第二个斩波开关后的对应的输入电压和失调电压示意图；图7(c)采样保持电路输出对应的输入电压和失调电压示意图；图7(d)为斩波时钟示意图。

模数转换器对双采样保持电路的求和输出进行量化，也就是对放大后的输入电压进行量化；同时由于量化的是已建立完成的输入信号，这也就避免了残余失调的产生。

本发明同时提供上述信号调理电路的信号调理方法，该方法包括如下步骤：

步骤1、所述双采样保持电路在斩波时钟的两个相位对所述斩波放大器的输出进行采样；如图6所示，斩波放大器由斩波时钟CK_CHOP和其反相时钟CKN_CHOP控制，而采样保持电路则分别在CK1D和CK2D为高的时候进行两次采样。

步骤2、将两次采样结果相加；如图6所示，在CK_HD为高的时候对前两次的采样结果相加。

步骤3、把相加后的输出电压传输至所述模数转换器及数字降采样滤波器处理。

本发明通过增加双采样保持电路，避免了斩波放大器中残留失调的问题；同时，无需外接滤波电容，更利于单芯片集成；新的时序控制降低基于斩波放大器的数字信号调理电路的功耗。

这里本发明的描述和应用是说明性的，并非想将本发明的范围限制在上述实施例中。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本发明的精神或本质特征的情况下，本发明可以以其他形式、结构、布置、比例，以及用其他元件、材料和部件来实现。在不脱离本发明范围和精神的情况下，可以对这里所披露的实施例进行其他变形和改变。