模拟至数字转换器及其进行增益误差校正的方法

摘要

本发明提供一种模拟至数字转换器及其进行增益误差校正的方法。所述的模拟至数字转换器包括多个相串联的管线级、一增益误差校正模块、以及一预测模块。每一管线级依据一级输入信号导出一级输出信号，并产生一管线级输出值作为其后续管线级的级输入信号，其中这些管线级其中之一被选取作为一目标管线级以估计其增益值。增益误差校正模块产生一修正码传送至目标管线级以影响目标管线级的级输出信号与目标管线级的多个后续管线级的多个管线级输出值，自专属目标管线级的预测模块接收至少一辅助输出值，并依据这些管线级输出值与辅助输出值推导出目标管线级的增益值的一误差估测值。预测模块依据目标管线级的管线级输出值产生辅助输出值，其中辅助输出值不受修正码的影响。

说明书

技术领域

本发明有关于模拟至数字转换器(Analog to Digital Converter，ADC)，特别是有关于模拟至数字转换器的增益误差校正(Gain Error Calibration)方法。

背景技术

模拟至数字转换器将一模拟输入信号转换为一数字输出信号。目前有数种模拟至数字转换器，包括闪存(flash)式ADC、管线(pipelined)式ADC、以及循环(cyclic)式ADC。此三种ADC中，闪存式ADC具有最短的反应时间，因其具有最简单的电路结构。闪存式ADC包括多个比较器，用以直接比较一模拟输入信号与多个参考电压以产生一数字输出信号。当数字输出信号所需的解析度提升时，闪存式ADC必须包含大量的比较器，会增加电路的复杂度及所占据的芯片面积。因此，闪存式ADC仅能用于数字输出信号的解析度低时。

与闪存式ADC相比，管线式ADC及循环式ADC需要较少比较器并占据较少芯片面积便可产生高解析度的数字输出信号。图1为现有的管线式ADC100的区块图。管线式ADC100包括多个相串联的管线级101～10N，每一管线级产生数字输出信号D_out的几个位。于这些相串联的管线级101～10N中，一在前的管线级产生一管线级输出值以表示数字输出信号D_out的较高位(significant)的位，并自其级输入信号减去其管线级输出值以得到一剩余信号，最后放大该剩余信号以得到其级输出信号。一后续管线级接着接收该在前管线级的级输出信号作为级输入信号，并以类似的方式产生其管线级输出值，以表示数字输出信号D_out的较低位的位。举例来说，第二管线级102依据其级输入信号R₁产生一管线级输出值d_o2与一级输出信号R₂，该级输出信号R₂又作为后续的第三管线级103的级输入信号。增益误差校正模块120接着收集管线级101～10N的管线级输出值d_o1～d_oN以产生最终的数字输出信号D_out。由于每一管线级仅产生数字输出信号D_out的几个位，各管线级输出值的解析度较低且需要较少的比较器便可运作。

图2为图1的管线式ADC100的第一管线级101的区块图。第一管线级101包括取样保存电路202、次级ADC204、加法器206、次级DAC(Digitalto Analog Converter)208、减法器210、以及放大器212。取样保存电路202取样级输入信号V_in。由于管线级101为管线式ADC100的第一个管线级，其级输入信号V_in为管线式ADC100的模拟输入信号。次级ADC 204接着数字化级输入信号V_in以产生一管线级输出值d_o1以表示管线式ADC 100的数字输出信号D_out的一至数个最高位的位。于一实施例中，次级ADC 204为一闪存式ADC。

加法器206接着将一修正码P₁与管线级输出值d_o1相加以得到一和值。次级DAC 208接着将该和值由数字格式转换为模拟格式以得到一和信号。减法器210接着自级输入信号V_in减去该和信号以得到一剩余信号。放大器212接着依据一增益值G放大剩余信号以得到其级输出信号R₁。级输出信号R₁接着输入后续管线级102作为其级输入信号，而第二管线级102以类似的方式产生其管线级输出值d_o2。除了未包含取样保持电路202及加法器206之外，管线式ADC 100的其它管线级的电路结构皆类似于第一管线级101。因为没有加法器206，于其它管线级中减法器210直接将次级DAC 208转换得到的管线级输出值自其级输入信号减除，以得到一剩余信号，接着以放大器212放大剩余信号而得到其级输出信号。

在一管线级将剩余信号送至后续管线级作为输入之前，必须依据一增益值放大该剩余信号，以便于后续管线级以高的精确度产生一管线级输出值。虽然一管线级的理想增益值预设为一常数，但实际增益值事实上会随着芯片的温度与芯片制造工艺的误差而变动。管线级的实际增益值与理想增益值的差异称之为增益误差。因为一管线级的增益误差会影响其级输出信号，并连带影响所有后续管线级的管线级输出值，因此必须估计管线级的增益误差，以校正各管线级输出值，才能产生精确的最终数字输出信号D_out。因此，图1的增益误差校正模块120必须估测部分管线级的增益误差，以增进数字输出信号D_out的精确度。

为了估计图1的第一管线级101的增益误差，增益误差校正模块120产生一修正码P₁并送至第一管线级101。第一管线级101接着于剩余信号被放大前依据修正码P₁处理该剩余信号，如图2所示。因此，第一管线级101的级输出信号R₁同时受放大器212的增益值与修正码P₁的影响。由于后续管线级102～10N的级输入信号R₁～R_N-1皆由第一管线级101的级输出信号R₁所导出，后续管线级102～10N的管线级输出值d_o2～d_oN因而受修正码P₁的值的影响。增益误差校正模块120接着对后续管线级102～10N的管线级输出值d_o2～d_oN与修正码P₁进行相关性运算以估计第一管线级101的放大器212的增益值的误差。

增益误差项正模块120必须收集大量的管线级输出值d_o2～d_oN的样本以估计第一管线级101的增益值的误差。若收集的样本数下降，增益误差估测值的精确度会下降，连带使最终数字输出信号D_out的精确度下降。若收集的样本数上升，收集样本所造成的时间延迟会上升，连带延迟数字输出信号D_out的产生时间。因此，需要一种于模拟至数字转换器进行增益误差校正的方法，可以降低所需样本数但又不降低增益误差值的精确度。

发明内容

有鉴于此，本发明的目的在于提供一种模拟至数字转换器(Analog toDigital Converter)，以解决现有技术存在的问题。于一实施例中，该模拟至数字转换器包括多个相串联的管线级(stage)、一增益误差校正(gain errorcorrection)模块、以及一预测模块。每一所述的这些管线级依据一级输入信号导出一级输出信号，并产生一管线级输出值作为其后续管线级的级输入信号，其中所述的这些管线级其中之一被选取作为一目标管线级以估计其增益值。该增益误差校正模块产生一修正码传送至该目标管线级以影响该目标管线级的级输出信号与该目标管线级的多个后续管线级的多个管线级输出值，自专属该目标管线级的该预测模块接收至少一辅助输出值，并依据所述的这些管线级输出值与该辅助输出值推导出该目标管线级的该增益值的一误差估测值。该预测模块依据该目标管线级的管线级输出值产生该辅助输出值，其中该辅助输出值不受该修正码的影响。

本发明提供一种于模拟至数字转换器(Analog to Digital Converter)进行增益误差校正的方法。其中该模拟至数字转换器包括多个相串联的管线级(stage)，每一管线级依据一级输入信号导出一级输出信号，并产生一管线级输出值作为其后续管线级的级输入信号。首先，自所述的这些多个管线级选取其中的一目标管线级作为估计增益值的目标。接着，产生一修正码以使该目标管线级依据该修正码产生其级输出信号。接着，依据该目标管线级的管线级输出值产生一辅助输出值，其中该辅助输出值不受该修正码的影响。接着，依据该目标管线级的多个后续管线级的多个管线级输出值产生一加权总和值。接着，自该加权总和值减去对应于该辅助输出值的一辅助部分而得到一剩余值。最后，依据该剩余值产生该目标管线级的一增益值的一误差估测值。

为了让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举数较佳实施例，并配合所附图示，作详细说明如下。

附图说明

图1为现有的管线式ADC的区块图；

图2为图1的管线式ADC的第一管线级的区块图；

图3为依据本发明进行增益误差估测的管线式ADC的区块图；

图4为依据本发明的管线式ADC的第一管线级的区块图；

图5为于图1的现有增益误差校正模块中的一部分电路；

图6显示依据本发明估计多个管线级的增益误差值的管线式ADC；

图7为依据本发明的循环式ADC的区块图。

附图标号：

101-10N、301-30N、601-60N～管线级；

120、320、620～增益误差校正模块；

202、402、702、734～取样保持电路；

204、404、424、704、724～次级模拟至数字转换器(sub ADC)；

206、406、706～加法器；

208、408、708～次级数字至模拟转换器(sub DAC)；

210、410、710～减法器；

212、412、712～放大器；

420、720～预测模块；

422、722～参考电压选取器；

730～实体循环级电路；

502、508～乘法器；

504～累加模块；

506～误差估测模块；

510～减法器。

具体实施方式

图3为依据本发明进行增益误差估测的管线式ADC 300的区块图。管线式ADC 300大致与图1的管线式ADC 100相似，除了第一管线级301与增益误差校正模块320之外。为了估测第一管线级301的增益误差，增益误差校正模块320产生一修正码P₁送至第一管线级301。当第一管线级301产生其管线级输出值d_o1后，第一管线级301自其级输入信号V_in减去该管线级输出值d_o1以得到一剩余信号，依据修正码P₁处理该剩余信号，并依据一增益值放大该剩余信号以得到其级输出信号，作为一后续管线级302的级输入信号。

除了后续管线级302～30N的级输出信号R₂～R_N-1未经修正码的处理以外，后续管线级302～30N以与第一管线级301同样的方式产生其管线级输出值d_o2～d_oN与级输出信号R₂～R_N-1。因为后续管线级302～30N的级输出信号R₂～R_N-1依据第一管线级301的级输出信号R₁所决定，因此后续管线级302～30N的级输出信号R₂～R_N-1会受修正码P₁的影响。增益误差校正模块320接着依据后续管线级302～30N的管线级输出值d_o2～d_oN与修正码P₁估测第一管线级301的增益值的误差。该增益误差值表示第一管线级301的预定增益值与实际增益值的差别。

与图1的管线式ADC100的第一管线级101不同，图3的管线式ADC 300的第一管线级301更包括一预测模块。该预测模块产生至少一辅助输出值，其中该辅助输出值表示后续管线级302～30N不受修正码P₁影响的管线级输出值的部分位值，亦即当修正码P₁为零时后续管线级302～30N的管线级输出值。因此，除了管线级输出值d_o1外，第一管线级301更藉其预测模块产生一辅助输出值d_i2。

对应于第二管线级302的辅助输出值d_i2接着送至增益误差校正模块320，而增益误差校正模块320依据辅助输出值d_i2与管线级输出值d_o2～d_oN估测第一管线级301的增益误差。增益误差校正模块320首先依据后续管线级302～30N的管线级输出值d_o2～d_oN产生一加权总和值。现有的增益误差校正模块会直接利用此加权总和值估计一增益误差值。然而，本发明的增益误差校正模块320先自加权总和值减去对应辅助输出值d_i2的一辅助部分已得到一剩余值，再依据该剩余值估计该第一管线级301的增益误差。与原本的加权总和值相比，前述剩余值包含较多增益误差的信息，并且较快收敛。因此在估计同样精确度的增益误差估测值下，增益误差校正模块320需要较少的样本，而降低了信号处理的延迟时间。

图4为依据本发明的管线式ADC 300的第一管线级301的区块图。第一管线级301包括取样保存电路402、次级ADC 404、加法器406、次级DAC 408、减法器410、放大器412、与预测模块420。除了预测模块420外，其它第一管线级301的模块都与图2的第一管线级101的对应模块类似。当次级ADC404产生一管线级输出值d_o1后，预测模块420依据管线级输出值d_o1与级输入信号Vin产生一辅助输出值d_i2。

预测模块420包括一参考电压选取器422与一次级ADC 424。参考电压选取器422依据第一管线级301的管线级输出值d_o1决定多个参考电压V_ref。次级ADC 424接着将级输入信号V_in与所述的这些参考电压V_ref相比较以得到对应于后续管线级302的辅助输出值d_i2。于一实施例中，参考电压选取器422为一查询表(lookup table)，该查询表的输入为管线级输出值d_o1而输出为辅助输出值d_i2。当依据级输入信号V_in与管线级输出值d_o1产生愈多位的辅助输出值d_i2，增益误差估测值愈快收敛，因此产生一特定精确度的增益误差估测值也需要更少的样本数。

当管线级301依据修正码P₁处理管线级输出值d_o1时，修正码P₁必须转换为模拟格式并放大到对应于管线级输出值d_o1的信号层级。一般而言，会以具电容质C的电容以调整修正码P₁的信号大小。若级输入信号的大小介于-Vr与Vr间，而修正码的信号大小必须调整到-Vr/4至Vr/4之间，便需用具C/4的电容量的电容调整修正码P₁的信号大小必须调整到-Vr/4至Vr/4之间。

图5为于图1的现有增益误差校正模块120中的一部分电路500。电路500包括估测电路520、乘法器508、减法器510。估测电路520包括乘法器502、累加模块504、误差估测电路506。估测电路520依据增益误差校正模块120产生的加权总和值产生一增益误差估测值ε，减法器510接着自加权总和值减去一部分P₁[n]×ε。增益误差校正模块120首先依据第一管线级102的后续管线级102～10N的管线级输出值d_o2～d_oN产生一加权总和值。于一实施例中，该加权总和值依据下式所产生：

A＝d_o2×G^N-2+d_o3×G^N-3+…+d_o(N-1)×G+d_oN；(1)

其中A为该加权总和值，G为管线级的预定增益值，(N-1)为后续管线级102～10N的数目，d_o2、d_o3、…、d_oN分别为后续管线级102～10N的管线级输出值。加权总和值A被表示为图5的(U[n]+ε_exa×P₁[n])，其中ε_exa是增益误差，P₁[n]为修正码，U[n]为不被修正码影响的部分，而n为样本标号。估计电路520接着依据下式由加权总和值A推导出增益误差估计值ε：

$>ϵ=\frac{1}{K}\times \underset{n=1}{\overset{K}{\Sigma }}\frac{A\left[n\right]}{P_1\left[n\right]}=\frac{1}{K}\times \underset{n=1}{\overset{K}{\Sigma }}\frac{U\left[n\right]+{ϵ}_{\mathrm{exa}}\times P_1\left[n\right]}{P_1\left[n\right]}=\frac{1}{K}\times \underset{n=1}{\overset{K}{\Sigma }}(\frac{U\left[n\right]}{P_1\left[n\right]}+{ϵ}_{\mathrm{exa}})=\frac{1}{K}\times \underset{n=1}{\overset{K}{\Sigma }}\left(\frac{U\left[n\right]}{P_1\left[n\right]}\right)+{ϵ}_{\mathrm{exa}}$>

(2)

其中K为累积样本的数目。由于P₁[n]随机产生且U[n]与P₁[n]无相关，因此当样本数K变得够大时，收敛至0，因而得到增益误差估测值ε。

为了得到精确的增益误差估测值ε，上式需要大量的样本才能达到收敛，造成信号处理上的迟延。若样本数减少，上式便不收敛，因此得到的增益误差估测值ε的精确度较低。为了解决此一问题，本发明的增益误差校正模块320自加权总和值A减去对应于辅助输出值d_i2的一辅助部分以得到一剩余值，并依据该剩余值导出第一管线级301的增益值的误差估计值ε。因此本发明的误差估计值ε有较快的收敛速度。

增益误差校正模块320首先依据公式(1)产生一加权总和值A，接着依据辅助输出值产生d_i2产生一辅助部分B。辅助部分B依据下式所产生：

B＝d_i2×G^N-2；    (3)

其中B为辅助部分，G为管线级的预定增益值，(N-2)为第二管线级302的后续管线级303～30N的数目，d_i2为预测模块产生的辅助输出值。增益误差校正模块320接着自加权总和值A减去辅助部分B以得到剩余值。增益误差校正模块320接着依据下式导出增益误差估测值ε：

$>ϵ=\frac{1}{K}\times \underset{n=1}{\overset{K}{\Sigma }}\frac{A\left[n\right]-B\left[n\right]}{P_1\left[n\right]}=\frac{1}{K}\times \underset{n=1}{\overset{K}{\Sigma }}\frac{\left(U\right[n]-B[n\left]\right)+{ϵ}_{\mathrm{exa}}\times P_1\left[n\right]}{P_1\left[n\right]}$>

$>=\frac{1}{K}\times \underset{n=1}{\overset{K}{\Sigma }}(\frac{U\left[n\right]-B\left[n\right]}{P_1\left[n\right]}+{ϵ}_{\mathrm{exa}})=\frac{1}{K}\times \underset{n=1}{\overset{K}{\Sigma }}\left(\frac{U\left[n\right]-B\left[n\right]}{P_1\left[n\right]}\right)+{ϵ}_{\mathrm{exa}};---\left(4\right)$>

其中A[n]由受修正码P₁[n]影响的管线级输出值d_o2～d_oN所导出，B[n]由不受修正码P₁[n]影响的辅助输出值d_i2所导出。因为A[n]与B[n]彼此对应地产生，当以A[n]、B[n]相减后，A[n]不受修正码P₁[n]影响的主要部分被B[n]所对消，而公式(4)中的(U[n]-B[n])缩减到一个小于公式(2)中的U[n]的值。因此，公式(4)中的较公式(2)中的收敛速度为快，而增益误差校正模块320需要较少的样本便可得到具有相同精确度的增益误差估计值ε。

图1及图3的管线式ADC 100与300的效能比较如后。增益误差校正模块120及320可凭借相同数目的样本以估测第一管线级101与301的增益误差。因为增益误差校正模块320估计的增益误差值收敛较快，增益误差校正模块320所得到的增益误差估测值具有较高的精确度，而依据其增益误差估测值进行校正的数字输出信号D_out也具有较高的精确度。因此，具有本发明的预测模块的管线式ADC 300产生的数字输出信号D_out较现有的管线式ADC 100产生的数字输出信号D_out具有较高的有效位数(Effective number ofbits，ENOB)。

虽然图3中仅有估计第一管线级的增益误差，一管线式ADC的其它管线级的增益误差值亦可以类似方式估测。图6显示依据本发明估计多个管线级的增益误差值的管线式ADC 600。增益误差校正模块620将不同的修正码P1～PN-1送至管线级601～60(N-1)。因为各管线级都有各自的预测模块，各管线级分别产生其管线级输出值d_o1～d_o(N-1)，亦分别产生对应其后续管线级的辅助输出值d_i2～d_iN。增益误差校正模块620接着依据管线级输出值d_o2～d_oN与辅助输出值d_i2～d_iN估计管线级601～60(N-1)的增益误差。

虽然本发明提供的增益误差估计的方法以管线式ADC的例子进行说明，本发明的方法亦可应用于循环式ADC以估计增益误差。图7为依据本发明的循环式ADC 700的区块图，其中元件704、706、708、710、712、722、724分别与图4的元件404、406、408、410、412、422、424功能类似，故在此不加赘述。循环式ADC 700包括两取样保持电路702、734，开关732、以及具有类似管线级301的电路架构的实体循环级电路730。虽然循环式ADC 700逻辑上有多个级，循环式ADC 700的各级共享一个实体循环级电路730。实体循环级电路730以分时多任务(time division multiplexing)的方式处理循环式ADC的各级的输入信号。举例来说，开关732周期性的接至节点736与738以将储存于取样保持电路702与734的输入信号Vin与级输出信号R送至实体循环级电路730以进行处理。实体循环级电路730包括一预测模块720，用以产生对应于下一逻辑级的辅助输出值d_i(k+1)。循环式ADC 700的增益误差校正模块接着依据公式(1)、(3)、(4)借着循环级输出值d_ok与辅助输出值d_i(k+1)产生其各逻辑级的增益误差估计值。

虽然图3与图4的实施例中仅估计管线式ADC 300的第一管线级301的增益误差值，第一管线级301的预测模块420可应用到管线式ADC 300的其它管线级以产生辅助输出值。图3的增益误差校正模块320因此可依据辅助输出值以高的收敛速度进行增益误差估计，因此增进管线式ADC 300的效能。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟悉此项技术者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求范围所界定者为准。