FIR数字滤波器组的低复杂度实现方法及装置

摘要

本发明涉及FIR数字滤波器组的低复杂度实现方法及装置，该方法按以下步骤进行操作：根据滤波器组内多个相似滤波器共有的内核，构造滤波器组的一个内核滤波器；根据组内各滤波器与所述内核滤波器对应的线性卷积关系，对抽头延迟线得到的原输入向量进行转换，构造针对内核滤波器的多个新输入向量；滤波器组共享内核滤波器的加权求和单元，通过时分复用实现组内滤波器各自的滤波运算。FIR数字滤波器组实现装置包括抽头延迟线单元、向量转换单元、选通单元、内核滤波器加权求和单元、内核滤波器并行输出单元。本发明最大限度复用占用资源较多的内核滤波运算结构，有效降低了FIR数字滤波器组硬件实现的复杂度，提高了系统的灵活性和适用性。

说明书

技术领域

本发明属于数字信号处理技术领域，涉及数字滤波器的实现，尤其涉及FIR数字滤波器组的低复杂度实现方法和装置。

背景技术

FIR(Finite Impulse Response，有限冲击响应)数字滤波器是数字通信和信号处理系统中常用的基本模块，占有非常重要的地位。FIR数字滤波器广泛应用于音视频信号处理和传输、基带成形滤波、去镜像滤波和匹配滤波等多种场合。在实际的应用当中，FIR数字滤波器往往需要在各种可编程逻辑器件、数字信号处理器件或专用集成电路中实现。

近年来，随着通信与信号处理需求的扩大和提高，FIR数字滤波器越来越受到广泛关注。研究人员时常会遇到因滤波要求提高而不得不设计高阶滤波器的情况。例如在中国数字电视地面广播传输国家标准(GB20600-2006)中，对调制端成形滤波的平方根升余弦滚降FIR滤波器的滚降系数要求为0.05，其过渡带很窄，频谱利用率很高，这对滤波器阶数有很高要求，对于硬件实现而言，直接导致了很高的复杂度。因此FIR数字滤波器硬件实现的优化是一个十分现实的问题。

FIR数字滤波器可由系统函数唯一确定，设滤波器阶数为有限值N，其系统函数Z变换可表示为：

$H\left(z\right)=\underset{n=0}{\overset{N}{\Sigma }}h\left[n\right]·z^{-n},---\left(1\right)$

其中h[n]为滤波器有限冲激响应，即FIR数字滤波器的系数。则滤波器输入输出关系为

$y\left[n\right]=x\left[n\right]*h\left[n\right]=\underset{m=0}{\overset{N}{\Sigma }}x[n-m]·h\left[m\right],---\left(2\right)$

其中*表示线性卷积，x[n]为输入信号，y[n]为输出信号。

FIR数字滤波器的直接型实现结构如图1所示，其组成部分主要包括抽头延迟线、乘法单元和求和单元三部分，其它实现结构(如转置型)的主要组成与直接型类似。直接型结构的运算流程如图2所示，长度为N的抽头延迟线得到输入信号的不同延时，延时输入信号x[n-m]与FIR滤波器系数h[m]相乘，再对全部相乘结果求和得到滤波输出。

对于线性相位FIR数字滤波器，根据其滤波器系数的固有对称属性，可以把系数对称(如相同或相反)的抽头合并之后再作乘法，其实现结构如图3所示。这样使得所需乘法运算的数量几乎降为原有的一半，大大节省了滤波器硬件实现中的资源占用量。

直接合并对称抽头对于单独一个线性相位FIR数字滤波器的硬件实现是行之有效的处理方法。但这并没有利用对称性降低抽头延迟线的复杂度，包括减少延迟线长度和抽头数。特别是对于高达数百阶的高阶FIR数字滤波器的实现，降低抽头延迟线的复杂度是十分必要的举措。利用自身相似性(如对称性)或者根据实际应用场合的需求，一个高阶滤波器可分解成两个或多个较低阶的子滤波器，形成滤波器组。在实际的数字通信或信号处理系统中，时常会遇到这种高阶FIR数字滤波器分解后组成滤波器组同时对同一输入信号进行滤波的情况，比如采用多相(Polyphase)结构的内插或抽取滤波器组，如图4所示的内插多相滤波器组。不难发现，组内的各子滤波器可能非线性相位滤波器，其自身系数可能不存在对称性，合并对称抽头的方法就可能失效。

对于实现FIR数字滤波器组，传统的优化方案只能共享输入信号的抽头延迟线，所得的延时输入信号x[n-m]分别与多个子滤波器各自的系数h_i[m]进行加权求和运算得到多个滤波输出y_i[n]。上述传统实现结构如图5所示，它存在如下问题：

1.硬件实现的复杂度仍然偏高，各子滤波器完全独立工作，未作协同优化。特别是需要实现高阶FIR数字滤波器的情况下，其硬件资源的需求量更为庞大；

2.如果整个滤波器组需要调整或改变，则其中每个子滤波器都需要单独重新实现和优化，系统灵活性和适应性不高。

发明内容

针对FIR数字滤波器组特别是高阶滤波器组在各种可编程逻辑器件、数字信号处理器件或专用集成电路中的传统实现方法存在的复杂度高、硬件资源占用量大以及灵活性、适应性不高等诸多不足之处，本发明的目的是提供FIR数字滤波器组的低复杂度实现方法和实现装置。

为达上述目的，一方面，本发明的技术方案提供FIR数字滤波器组的低复杂度实现装置，该FIR数字滤波器组包括M个N阶FIR数字滤波器，其中M大于等于2，该装置包括：

时钟源单元，提供f和M·f两种频率的时钟；

抽头延迟线单元，在时钟源单元提供的频率为f的时钟驱动下，将输入信号x[n]进行延时得到输入延时信号x[n-m]，表示为$\overrightarrow{x}=\left(x\right[n],x[n-1],...,x[n-N\left]\right)$的输入向量；

向量转换单元，用于对抽头延迟线单元得到的输入向量进行转换，通过改变中元素的排序和正负号以及相应的左移位，得到M个新输入向量使和的对应关系与相似滤波器系数向量和内核滤波器系数向量的对应关系完全匹配，即$y_i\left[n\right]=\overrightarrow{x}·\overrightarrow{h_i}=\overrightarrow{{x_i}^{\prime }}·\overrightarrow{h_k},$1≤i≤M；

选通单元，在时钟源单元提供的M·f频率下，对M个新输入向量分时选通；

内核滤波器加权求和单元，在时钟源单元提供的M·f频率下，从选通单元输出的分时进行与内核滤波器系数的加权求和运算，得到M组滤波运算结果；

内核滤波器并行输出单元，在时钟源单元提供的M·f频率下，对内核滤波器加权求和单元得到的M组滤波运算结果以频率M·f延时0到M-1个不等的时钟周期，同步并行输出M组滤波运算结果。

另外，该装置还包括：

误差滤波器加权求和单元，在时钟源单元提供的f频率下，对输入向量进行与误差滤波器系数的加权求和运算；

求和输出单元，将内核滤波器并行输出单元同步并行输出的M组滤波运算结果与其各自对应的误差滤波器运算结果相加，得到各FIR数字滤波器的滤波运算结果并输出。

另一方面，本发明的技术方案还提供FIR数字滤波器组的低复杂度实现方法，该FIR数字滤波器组包括M个N阶FIR数字滤波器，其中M大于等于2，包括以下步骤：

所述FIR数字滤波器组的输入信号x[n]经抽头延迟线得到输入向量$\overrightarrow{x}=\left(x\right[n],x[n-1],...,x[n-N\left]\right),$组内各FIR数字滤波器的系数向量分别为$\overrightarrow{h_i}=\left(h_i\right[0],h_i[1],...,h_i[N\left]\right),$1≤i≤M；

内核滤波器构造步骤，根据组内各FIR数字滤波器的相似特性，提取各FIR数字滤波器内核的相同部分，构造一个与各FIR数字滤波器内核的误差最小的内核作为FIR数字滤波器组的内核，并构成内核滤波器，其系数向量为$\overrightarrow{h_k}=\left(h_k\right[0],h_k[1],...,h_k[N\left]\right);$

FIR数字滤波器分解步骤，从所有与上述内核滤波器相似的内核相似滤波器构成的集合中，根据滤波器误差准则，通过搜索，分别得到与组内各FIR数字滤波器系数误差最小的内核相似滤波器，构成系数向量分别为$\overrightarrow{h_{\mathrm{ki}}}=\left(h_{\mathrm{ki}}\right[0],h_{\mathrm{ki}}[1],...,h_{\mathrm{ki}}[N\left]\right)$的内核相似滤波器组，1≤i≤M，并将原组内各FIR数字滤波器分解为与之系数误差最小的内核相似滤波器和对应于该内核相似滤波器的误差滤波器两部分，原组内各FIR数字滤波器的滤波运算结果y_i[n]也相应地分解为内核相似滤波器运算结果y_ki[n]和对应的误差滤波器运算结果y_ei[n]两部分；

向量转换步骤，对输入向量进行转换，通过改变中元素的排序和正负号以及相应的左移位，构造针对内核相似滤波器的M个新输入向量使得与的对应关系完全匹配与的对应关系，即$y_{\mathrm{ki}}\left[n\right]=\overrightarrow{x}·\overrightarrow{h_{\mathrm{ki}}}=\overrightarrow{{x_i}^{\prime }}·\overrightarrow{h_k},$1≤i≤M；

内核滤波器加权求和复用步骤，内核相似滤波器组在不同的时间段内复用内核滤波器加权求和单元，实现内核相似滤波器组内各内核相似滤波器的滤波运算；

误差滤波器加权求和步骤，对各FIR数字滤波器相应的误差滤波器进行加权求和，实现各误差滤波器的滤波运算$y_{\mathrm{ie}}=\left[n\right]=\overrightarrow{x}·\overrightarrow{h_{\mathrm{ei}}},$1≤i≤M；

求和输出步骤，将上述内核相似滤波器组内各内核相似滤波器的输出与其对应的误差滤波器输出相加，从而得到FIR数字滤波器组内各FIR数字滤波器的输出$y_i\left[n\right]=y_{\mathrm{ki}}\left[n\right]+y_{\mathrm{ei}}\left[n\right]=\overrightarrow{x}·\overrightarrow{h_{\mathrm{ki}}}+\overrightarrow{x}·\overrightarrow{h_{\mathrm{ei}}}=\overrightarrow{{x_i}^{\prime }}·\overrightarrow{h_k}+\overrightarrow{x}·\overrightarrow{h_{\mathrm{ei}}},$1≤i≤M。

其中，上述FIR数字滤波器组的低复杂度实现方法，所述滤波器误差准则是指滤波器时域冲击响应的均方误差最小准则或滤波器频域响应的均方误差最小准则。

再一方面，本发明的技术方案还提供FIR数字滤波器组的低复杂度实现方法，该FIR数字滤波器组包括M个N阶FIR相似数字滤波器，其中M大于等于2，包括以下步骤：

所述FIR数字滤波器组的输入信号x[n]经抽头延迟线得到输入向量$\overrightarrow{x}=\left(x\right[n],x[n-1],...,x[n-N\left]\right),$FIR数字滤波器组内的各FIR数字滤波器的系数向量分别为$\overrightarrow{h_i}=\left(h_i\right[0],h_i[1],...,h_i[N\left]\right),$1≤i≤M；

内核滤波器构造步骤，根据相似滤波器共有的内核构成内核滤波器，设其系数向量为$\overrightarrow{h_k}=\left(h_k\right[0],h_k[1],...,h_k[N\left]\right);$

向量转换步骤，对输入向量进行转换，通过改变中元素的排序和正负号以及相应的左移位，构造针对内核滤波器的M个新输入向量使得与的对应关系完全匹配与的对应关系，即$y_i\left[n\right]=\overrightarrow{x}·\overrightarrow{h_i}=\overrightarrow{{x_i}^{\prime }}·\overrightarrow{h_k},$这里1≤i≤M；

内核滤波器加权求和复用步骤，所述FIR数字滤波器组在不同的时间段内复用内核滤波器加权求和单元，实现所述FIR数字滤波器组内各滤波器的滤波运算。

本发明提供的技术方案的有益效果是：本发明充分利用FIR数字滤波器组中各FIR数字滤波器之间的相似特性，深入挖掘其中的优化潜力，最大限度复用占用资源较多的内核滤波运算结构，优化实现FIR数字滤波器组特别是高阶滤波器组。与传统实现方法相比，有效降低了硬件实现的复杂度，减少了硬件资源占用，提高了系统的灵活性和适用性，且便于扩展、实现多个FIR数字滤波器组成的滤波器组。

附图说明

图1是现有的FIR数字滤波器直接型结构示意图；

图2是现有的FIR数字滤波器直接型结构的运算流程示意图；

图3是现有的线性相位FIR数字滤波器直接型结构示意图(假定N为偶数)；

图4是现有的内插多相滤波器组的一般结构示意图；

图5是现有的FIR数字滤波器组的传统实现结构示意图；

图6是本发明提供的相似滤波器组的优化复用结构示意图；

图7是本发明提供的由相似滤波器组成的FIR数字滤波器组低复杂度实现方法的操作流程示意图；

图8是本发明提供的由相似滤波器组成的FIR数字滤波器组低复杂度实现装置的结构示意图(M＝2)；

图9是本发明提供的内核滤波器加权求和单元的原理示意图(M＝2)；

图10是本发明提供的内核滤波器并行输出单元的原理示意图(M＝2)；

图11是本发明提供的由不完全相似滤波器组成的FIR数字滤波器组低复杂度实现装置的结构示意图(M＝2)；

图12是本发明提供的由不完全相似滤波器组成的FIR数字滤波器组低复杂度实现装置的结构示意图(M＞2)。

具体实施方式

以下实施例用于说明本发明，但不用来限制本发明的范围。

为使本发明的目的、技术方法和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

本发明提供了FIR数字滤波器组的低复杂度实现方法和实现装置。针对FIR数字滤波器组的硬件实现进行了优化。参照图1、图2，分别表示FIR数字滤波器直接型结构及其运算流程示意图；图3表示线性相位FIR数字滤波器直接型结构示意图(假定N为偶数)，其特点是在系数对称的前提下首先合并对称的抽头再作乘法；图4表示内插多相滤波器组的一般结构示意图(L为内插因子)；图5、图6分别表示滤波器组的传统实现结构示意图和本发明提供的相似滤波器组的优化复用结构示意图。以下将FIR数字滤波器简称为滤波器。

实际上，上述滤波器组由多个滤波器组成，其输入信号相同，并且多个滤波器之间一般存在某种内在联系，本发明将其统称为滤波器组内多个滤波器之间的相似特性，泛指各滤波器的系数之间存在有绝对值相同的或相似(成2ⁿ倍关系，n为整数，下同)的数，但排列顺序不同。所以，在共享输入信号的抽头延迟线之后，针对加权求和运算如果能充分利用滤波器之间的相似特性，就可通过复用各滤波器之间重复的加权求和运算，大大减少滤波器组内部重复冗余的运算量，从而降低其硬件实现的复杂度，节省宝贵的硬件资源。为此，有必要提出一种新的通用的实现方法来优化实现上述FIR数字滤波器组，取代组内多个滤波器的单独实现。

本发明称之为FIR数字滤波器组的低复杂度实现方法，如图6所示，以一个相似滤波器优化复用装置完成多个滤波器的滤波运算，降低了硬件实现的复杂度，节省了硬件资源，同时提高了系统的灵活性和适应性。

为描述方便，本发明提出的滤波器组实现方法需要首先进行如下解释：

(1)基数：一个FIR数字滤波器的系数为h[n]，0≤n≤N，N为FIR数字滤波器的阶数，其中任一系数的绝对值$\left|h\right[i\left]\right|=A_i\times 2^{m_i},$i∈n，A_i为奇数，m_i为非负整数，这里A_i为该系数h[i]的基数。

(2)内核：一个FIR数字滤波器的所有系数的基数的集合为该滤波器的内核，不同系数的相同基数在该集合中定义为互异的元素。

(3)相似滤波器：内核相同的多个FIR数字滤波器互为相似滤波器。

(4)内核滤波器：一个由内核的基数任意排序构成其系数的滤波器为内核滤波器。

(5)内核相似滤波器：内核相同的多个内核滤波器互为内核相似滤波器。

以下详细说明FIR数字滤波器组实现方法及其装置的具体实施，以两个相似滤波器组成的FIR数字滤波器组为例阐述本发明所述技术方案。

设FIR数字滤波器组的输入信号为x[n]，其中滤波器I的系数为h₁[n]，输出信号为y₁[n]，则其时域线性滤波表达式为：

$y_1\left[n\right]=x\left[n\right]*h_1\left[n\right]=\underset{m=0}{\overset{N}{\Sigma }}x[n-m]·h_1\left[m\right]---\left(3\right)$

上式中*表示线性卷积，x[n-m]为延时输入信号，表示为输入向量$\overrightarrow{x}=\left(x\right[n],x[n-1],...,x[n-N\left]\right);$滤波器系数表示为系数向量$\overrightarrow{h_1}=\left(h_1\right[0],h_1[1],...,h_1[N\left]\right),$根据向量乘法规则，(3)式可转化为：

$y_1\left[n\right]=\overrightarrow{x}·\overrightarrow{h_1}---\left(4\right)$

为简单起见，设该滤波器组的内核滤波器系数h_k[n]的排序正好是按照滤波器I的对应系数的排序来构造的，向量表示为$\overrightarrow{h_k}=\left(h_k\right[0],h_k[1],...,h_k[N\left]\right),$则h₁[n]与h_k[n]的关系为：

$\overrightarrow{h_1}=\left(h_1\right[0],h_1[1],...,h_1[N\left]\right)=(\pm h_k[0]\times 2^{p_0},\pm h_k[1]\times 2^{p_1},...,\pm h_k[N]\times 2^{p_N})---\left(5\right)$

上式中“±”号表示可能取正负值之一，p₀，p₁，...，p_N均为非负整数。根据(5)式，构造新输入向量$\overrightarrow{{x_1}^{\prime }}=(\pm x[n]\times 2^{p_0},\pm x[n-1]\times 2^{p_1},...,\pm x[n-N]\times 2^{p_N}),$其“±”号和“”与(5)式完全对应，则由向量乘法规则不难看出：

$\overrightarrow{{x_1}^{\prime }}·\overrightarrow{h_k}=\overrightarrow{x}·\overrightarrow{h_1}=y_1\left[n\right]---\left(6\right)$

设组内滤波器II的系数为h₂[n]，输出信号为y₂[n]。因为两滤波器是相似滤波器，内核相同，所以滤波器II的系数可以通过内核滤波器系数h_k[n]的重新排序、正负号改变以及左移位等操作来表示。相应的系数向量：

$\overrightarrow{h_2}=(\pm h_k[i_0]\times 2^{q_0},\pm h_k[i_1]\times 2^{q_1},...,\pm h_k[i_N]\times 2^{q_N})---\left(7\right)$

上式中“±”号表示可能取正负值之一，i₀，i₁，...，i_N互不相等且构成0至N的整数集合，q₀，q₁，...，q_N均为非负整数，则滤波器II的输出y₂[n]可表示为：

$y_2\left[n\right]=\overrightarrow{x}·\overrightarrow{h_2}---\left(8\right)$

同时，构造新输入向量$\overrightarrow{{x_2}^{\prime }}=(\pm x[{n-i}_0]\times 2^{q_0},\pm x[{n-i}_1]\times 2^{q_1},...,\pm x[{n-i}_N]\times 2^{q_N}),$其“±”号和“”与(7)式完全对应，则由向量乘法规则可得：

$\overrightarrow{{x_2}^{\prime }}·\overrightarrow{h_k}=\overrightarrow{x}·\overrightarrow{h_2}=y_2\left[n\right]---\left(9\right)$

由(6)式和(9)式可得，将相似滤波器系数之间的相似特性“转移”到抽头延迟线的输入向量上，按照各滤波器系数与内核滤波器系数的关系，对应地改变中元素的排序和正负号以及相应的左移位，构造针对内核滤波器的新输入向量则可复用内核滤波器的加权求和单元实现组内各滤波器不同的滤波运算，得到各自的滤波结果。值得说明的是，在可编程逻辑器件、数字信号处理器件和专用集成电路等硬件实现当中，上述对于输入向量的转换，包括重新排序、正负号改变和左移位等，都可以由相应的连线和移位来实现，这只需占用极少的硬件资源，相较于因优化复用而省掉的滤波运算所需占用的硬件资源量，完全可以忽略。

参照图7、图8，分别表示本发明提供的由相似滤波器组成的FIR数字滤波器组低复杂度实现方法的操作流程示意图以及采用该方法的实现装置(M＝2)的结构示意图。FIR数字滤波器组低复杂度实现装置由时钟源单元、抽头延迟线单元、向量转换单元、选通单元、内核滤波器加权求和单元以及内核滤波器并行输出单元等模块组成。

时钟源单元提供f和2·f两种频率的时钟。

原滤波器各自都工作在采样频率f下，所述抽头延迟线单元，在时钟源提供的频率为f的时钟驱动下，将输入信号x[n]进行延时得到输入延时信号x[n-m]，向量表示为$\overrightarrow{x}=\left(x\right[n],x[n-1],...,x[n-N\left]\right),$即输入向量。

所述向量转换单元，为FIR数字滤波器组低复杂度实现装置的核心单元之一。FIR数字滤波器组内各滤波器之间的相似特性充分转移到输入向量上，就是在本单元实现的。在所述向量转换单元中，根据组内各滤波器与内核滤波器相匹配的线性卷积关系$\overrightarrow{x}·\overrightarrow{h_1}=\overrightarrow{{x_1}^{\prime }}·\overrightarrow{h_k}$和$\overrightarrow{x}·\overrightarrow{h_2}=\overrightarrow{{x_2}^{\prime }}·\overrightarrow{h_k},$对抽头延迟线得到的原输入向量进行转换，通过改变中元素的排序和正负号以及相应的左移位等操作，分别得到针对内核滤波器的新输入向量和使得与的对应关系完全匹配与的对应关系，与的对应关系完全匹配与的对应关系。

所述选通单元，在时钟源提供的频率为2·f的时钟驱动下，对所述两组新输入向量和进行分时选通。例如将较提前一个频率2·f的时钟周期选通输出，形成内核滤波器加权求和单元的输入信号。

参照图9，表示本发明提供的内核滤波器加权求和单元的原理示意图，该单元为FIR数字滤波器组低复杂度实现装置的核心单元之一。该单元工作在时钟源提供的2·f的采样频率下，通过时分复用内核滤波器的加权求和运算结构，分别完成与的加权求和运算。例如在前一个频率2·f的时钟周期，输入与内核滤波器系数向量进行加权求和运算，得到滤波器I的滤波运算结果y₁₁[n]；在后一个频率2·f的时钟周期，输入与内核滤波器系数向量进行加权求和运算，得到滤波器II的滤波运算结果y₂[n]。

参照图10，表示本发明提供的内核滤波器并行输出单元的原理示意图，该单元同样工作在时钟源提供的2·f的采样频率下。设较提前一个频率2·f的时钟周期完成加权求和运算，则该单元将滤波器I的运算结果y₁₁[n]延时一个频率2·f的时钟周期，得到与滤波器II的运算结果y₂[n]同步的延时信号y₁[n]，将y₁[n]和y₂[n]并行输出，实现所述滤波器组两滤波器的并行输出需求。

参照图11，表示本发明提供的由两个不完全相似滤波器组成的FIR数字滤波器组低复杂度实现装置的结构示意图。本发明提供的FIR数字滤波器组实现方法及其装置，同样适用于由不完全相似滤波器组成的滤波器组的实现。以两个滤波器构成的滤波器组为例，若两个滤波器的内核大部分相同，则同样可采用本发明提出的相似滤波器组实现方法。具体操作可如下：以滤波器A的内核作为滤波器组的内核，构造内核滤波器，系数向量设为则如前所述可以用内核滤波器实现滤波器A；利用内核滤波器的定义，搜索所有内核相似滤波器构成的相似滤波器集合，根据滤波器误差准则，得到与滤波器B系数误差最小的内核相似滤波器B_k，则如前所述可以用内核滤波器实现滤波器B_k；根据假定，两个滤波器的内核大部分相同，因此滤波器B_k和滤波器B之间的系数误差很小，可以根据输入向量直接实现滤波器B_k和滤波器B之间的误差滤波器B_e，滤波器B_k与误差滤波器B_e输出之和就是滤波器B的输出。上述滤波器误差准则是指滤波器时域冲击响应的均方误差最小准则或滤波器频域响应的均方误差最小准则。

本实施例中FIR数字滤波器组的低复杂度实现装置还包括：误差滤波器加权求和单元和求和输出单元。其中，误差滤波器加权求和单元在时钟源单元提供的f频率下，对输入向量进行与误差滤波器系数的加权求和运算，得到误差滤波器B_e的运算结果；求和输出单元将同步并行输出的内核滤波器对应于B_k的运算结果与误差滤波器B_e的运算结果相加，得到原FIR数字滤波器组内滤波器B的运算结果并输出。

参照图12，表示本发明提供的由多个不完全相似滤波器组成的FIR数字滤波器组低复杂度实现装置的结构示意图。本发明提供的FIR数字滤波器组实现方法及其装置，非常便于将所述FIR数字滤波器组扩展到两个以上的滤波器。设滤波器组包含M(M≥2)个滤波器，则需要根据组内各滤波器的相似特性，提取各滤波器内核的相同部分，构造一个与各滤波器内核的误差最小的内核作为滤波器组的内核，并构成内核滤波器(系数向量设为)，再如前所述，通过搜索分别得到与组内各滤波器系数误差最小的内核相似滤波器(系数向量设为)和与之对应的误差滤波器(系数向量设为)。其中内核相似滤波器组按照相似滤波器组实现方法和装置来实现。

本实施例中FIR数字滤波器组的低复杂度实现装置包括：时钟源单元，提供f和M·f两种频率的时钟；抽头延迟线单元，在时钟源单元提供的频率为f的时钟驱动下，将输入信号x[n]进行延时得到输入延时信号x[n-m]，表示为$\overrightarrow{x}=\left(x\right[n],x[n-1],...,x[n-N\left]\right)$的输入向量；向量转换单元，用于对抽头延迟线单元得到的输入向量进行转换，通过改变中元素的排序和正负号以及相应的左移位等操作，得到M个新输入向量1≤i≤M，使得与的对应关系完全匹配内核相似滤波器系数向量与内核滤波器系数向量的对应关系，也即$y_{\mathrm{ki}}\left[n\right]=\overrightarrow{x}·\overrightarrow{h_{\mathrm{ki}}}=\overrightarrow{{x_i}^{\prime }}·\overrightarrow{h_k};$选通单元，在时钟源单元提供的M·f频率下，对M个新输入向量分时选通；内核滤波器加权求和单元，在时钟源单元提供的M·f频率下，从选通单元输出的分时进行与内核滤波器系数的加权求和运算，得到M组滤波运算结果；误差滤波器加权求和单元，在时钟源单元提供的f频率下，对输入向量进行与误差滤波器系数的加权求和运算；误差滤波器系数是通过FIR数字滤波器分解步骤得到，具体为从所有与上述内核滤波器相似的内核相似滤波器构成的集合中，根据滤波器误差准则，通过搜索，分别得到与组内各FIR数字滤波器系数误差最小的内核相似滤波器，构成系数向量分别为$\overrightarrow{h_{\mathrm{ki}}}=\left(h_{\mathrm{ki}}\right[0],h_{\mathrm{ki}}[1],...,h_{\mathrm{ki}}[N\left]\right)$的内核相似滤波器组，1≤i≤M，并将原组内各FIR数字滤波器分解为与之系数误差最小的内核相似滤波器和对应于该内核相似滤波器的误差滤波器两部分，原组内各FIR数字滤波器的滤波运算结果y_i[n]也相应地分解为内核相似滤波器运算结果y_ki[n]和对应的误差滤波器运算结果y_ei[n]两部分；内核滤波器并行输出单元，在时钟源单元提供的M·f频率下，对内核滤波器加权求和单元得到的M组滤波运算结果以频率M·f延时0到M-1个不等的时钟周期，同步并行输出所述M组滤波运算结果；求和输出单元，将上述同步并行输出的内核滤波器运算结果与其各自对应的误差滤波器运算结果相加，得到各FIR数字滤波器的滤波运算结果并输出。

本发明充分利用FIR数字滤波器组中各滤波器之间的相似特性，深入挖掘其中的优化潜力，最大限度复用占用资源较多的内核滤波运算结构，优化实现FIR数字滤波器组特别是高阶滤波器组。与传统实现方法相比，有效降低了硬件实现的复杂度，减少了硬件资源占用，提高了系统的灵活性和适用性，且便于扩展、实现多个FIR数字滤波器组成的滤波器组。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。