一种TTL和CMOS兼容式输入缓冲器

摘要

一种TTL和CMOS兼容式输入缓冲器，包括参考电压产生器和输入缓冲器，输入缓冲器包括至少一级输入反相器，输入反相器包括PMOS管P1和NMOS管N2，PMOS管P1和NMOS管N2的栅极相连作为输入信号Vin的输入端，PMOS管P1的源极接参考电压产生器提供的参考电压VREF；当电路工作在TTL输入模式时，参考电压产生器提供给输入反相器的参考电压VREF在3.3～3.5V之间，输入反相器的翻转点电压为1.4V，使输入噪声容限最大；当电路工作在CMOS输入模式时，参考电压产生器没有静态功耗，参考电压产生器提供给输入反相器的参考电压VREF在4.6～5V之间，输入反相器的翻转点电压为2.5V，以获得最大噪声容限。

说明书

技术领域

本发明涉及一种输入缓冲器，特别是一种TTL和CMOS兼容式输入缓冲器。

背景技术

双极集成电路工作在低电压逻辑。通常TTL逻辑电路的逻辑0在0.0-0.8V之间，逻辑1在2.0-5.0V之间。因此，为了能够辨识0和1，工作在TTL模式下的CMOS反相器必须能在0.8V和2.0V之间的某点翻转，最好是接近1.4V，以便提供最大的噪声容限。而CMOS反相器通常工作在4.5-15V，典型值为5V。这样如果CMOS反相器中PMOS管的源极连接到一个5V的电源电压VCC，而其栅极上接TTL逻辑1(2V)时，PMOS管就无法有效截止，PMOS管和NMOS管处于同时导通状态，从而产生静态短路电流，增加电路的功耗。因此对于一个可以接收TTL输入电平的CMOS输入缓冲器中的CMOS输入反相器有两点要求：一、反相器的翻转点电压要接近1.4V，以提供最大噪声容限；二、反相器中PMOS管的源极不能直接连接到电源电压VCC(5V)上，需要接一个低于5V的电压上，以减少静态功耗。

针对上述的第二点要求已经有几种解决方案。一种方案是为CMOS输入反相器中PMOS的源极提供一个参考电压，这个参考电压低于TTL逻辑1(2V)的电压减去PMOS管的阈值电压，从而实现将一个TTL信号驱动为CMOS信号，并使得该CMOS输入反相器在静态工作时功耗很低。第二种方案与第一种相似，都是给CMOS输入反相器中PMOS管的源极提供一个参考电压，但该参考电压会随TTL输入信号变化，和第一种方案一样，CMOS反相器工作在TTL模式时的静态功耗很低。另外还有一种设计方案，通过补偿晶体管的体效应，保证了输入反相器的翻转点处于一个“相对”稳定的值，但该值很容易受工艺参数的影响。

针对第一点，即使得CMOS输入缓存器中的CMOS输入反相器的翻转点处于一个精确的预设值这一问题，先前的研究中有采用特殊工艺来解决的，但这种解决方法需要特殊的工艺器件，存在增加生产成本的问题。当然，如果假设CMOS输入反相器的电源电压一直处于一个稳定的值，可以通过调整反相器中NMOS管和PMOS管的长宽比来粗略的设定一个翻转点。但实际上，这种解决方法设定的翻转点很容易受工艺和电源电压变化的影响而改变。

发明内容

本发明的技术解决问题是：克服现有技术的不足，提供了一种低成本、低功耗、噪声容限大、高频性能好、操作简便的TTL和CMOS兼容式输入缓冲器。

本发明的技术解决方案是：一种TTL和CMOS兼容式输入缓冲器，其特征在于包括：参考电压产生器和输入缓冲器，输入缓冲器包括至少一级输入反相器，输入反相器包括PMOS管P1和NMOS管N2，PMOS管P1和NMOS管N2的栅极相连作为输入信号Vin的输入端，PMOS管P1的源极接参考电压产生器提供的参考电压VREF；当电路工作在TTL输入模式时，参考电压产生器提供给输入反相器的参考电压VREF在3.3～3.5V之间，输入反相器的翻转点电压为1.4V，使得输入噪声容限最大；当电路工作在CMOS输入模式时，参考电压产生器提供给输入反相器的参考电压VREF在4.6～5V之间，输入反相器的翻转点电压为2.5V，以获取最大噪声容限。

所述的参考电压产生器包括电阻分压网络、参考输入缓冲器、运算放大器和PMOS管P21；电阻分压网络产生参考电压VREF1并接至运算放大器的反向输入端，参考输入缓冲器产生参考电压VREF2并接至运算放大器的同向输入端，运算放大器的输出控制PMOS管P21的栅极，使得PMOS管P21的漏极为输入缓冲器中的输入反相器提供参考电压VREF，PMOS管P21的源极接参考电位VCC。

所述的参考输入缓冲器包括PMOS管P22和NMOS管N23，PMOS管P22的栅极、漏极以及NMOS管N23的栅极、漏极均接至运算放大器的同向输入端，NMOS管N23的源极接地，NMOS管N23的源极与PMOS管P21的漏极相连。

所述的运算放大器包含PMOS管P41、P43、P44、P45和P51，NMOS管N42、N46、N47、N48和N52，以及电容器C50；PMOS管P41的源极接参考电位VCC，漏极和栅极相连共同接至NMOS管N42的漏极和PMOS管P43的栅极；NMOS管N42的源极接地，栅极接模式控制信号的非信号；PMOS管P44的栅极作为运算放大器的反向输入端，PMOS管P45的栅极作为运算放大器的正向输入端，PMOS管P44和PMOS管P45的源极相连共同接至PMOS管P43的漏极，PMOS管P43的源极接参考电位VCC；NMOS管N46和NMOS管N47的栅极相连并接至PMOS管P44的漏极，NMOS管N46的漏极与PMOS管P44的漏极相连，NMOS管N47的漏极与PMOS管P45的漏极相连并接至NMOS管N48的源极，NMOS管N46和NMOS管N47的源极均接地；NMOS管N48的栅极接参考电位VCC，漏极与电容器C50的一端相连，电容器C50的另一端接运算放大器的输出端；PMOS管P51的栅极与PMOS管P43的栅极相连，漏极与NMOS管N52的漏极及运算放大器的输出端相连，源极接参考电位VCC；NMOS管N52的源极接地，栅极与NMOS管N48的源极相连。

所述的输入缓冲器包括输入反相器、第二级输入反相器和第三级输入反相器；输入反相器接收外部的输入信号，根据信号类型的不同调整自身的翻转点，为输入信号提供最大的噪声容限；第二级输入反相器接收输入反相器的输出信号，产生一个低电平为0、高电平值为VCC-VTH的输出信号，避免接收TTL输入信号时产生直流功耗。第三级输入反相器接收第二级输入反相器的输出信号，将输入高电平的值VCC-VTH补偿至参考电位VCC。

所述的第二级输入反相器包括PMOS管P13、P15和NMOS管N14，NMOS管N14的栅极与PMOS管P13的栅极相连作为第二级输入反相器的输入端，NMOS管N14的漏极与PMOS管P13的漏极相连作为第二级输入反相器的输出端，NMOS管N14的源极接地，PMOS管P13的源极与PMOS管P15的漏极和栅极相连，PMOS管P15的源极接参考电位VCC。

所述的第三级输入反相器包括PMOS管P30、P32和NMOS管N31，NMOS管N31的栅极与PMOS管P30的栅极相连，作为第三级输入反相器的输入端，NMOS管N31的漏极与PMOS管P30的漏极相连作为第三级输入反相器的输出端，NMOS管N31的源极接地，PMOS管P30的源极接参考电位VCC；PMOS管P32的栅极接第三级输入反相器的输出端，漏极接第三级输入反相器的输入端，源极接参考电位VCC。

本发明与现有技术相比的优点在于：

(1)本发明输入缓冲器两种工作模式下的翻转点均采用参考电压产生器提供的参考电压来确定，翻转点根据输入噪声容限设定，可提供最大噪声容限；

(2)本发明输入缓冲器基于CMOS标准工艺，不需要增加特殊工艺掩模版，节省了芯片制造的成本；

(3)本发明输入缓冲器通过引入模式控制信号进行模式控制，操作简便；

(4)本发明输入缓冲器的翻转点与参考电压产生器提供的参考电压之间可以互相调整，可避免受工艺参数和电源电压改变的影响；

(5)在本发明输入缓冲器的运算放大器中引入了频率补偿网络，改善了反馈放大电路的开环频率响应，保证在一定的增益裕度的前提下获得较大的开路增益；

(6)本发明输入缓冲器的速度高、在TTL输入模式下只有很小的直流功耗，在CMOS模式下没有直流功耗。

附图说明

图1为本发明TTL和CMOS兼容式输入缓冲器的电路原理图；

图2为本发明TTL和CMOS兼容式输入缓冲器的参考电压产生器中运算放大器的电路图；

图3为本发明运算放大器输出幅度的频率响应仿真结果；

图4为本发明TTL和CMOS兼容式输入缓冲器的参考电压产生器产生的各个参考电压的仿真结果；

图5为本发明TTL和CMOS兼容式输入缓冲器工作在TTL模式下电路仿真结果。

具体实施方式

如图1所示，为本发明TTL和CMOS兼容式输入缓冲器的电路原理框图，包括参考电压产生器3和输入缓冲器4，参考电压产生器3包括电阻分压网络24、参考输入缓冲器25和运算放大器26，输入缓冲器4包括输入反相器5、第二级输入反相器6和第三级输入反相器7。

本发明中所用到的MOS管均为增强型器件。

输入缓冲器4中的输入反相器5由PMOS管P1和NMOS管N2组成，PMOS管P1的栅极和NMOS管N2的栅极相连，作为输入反相器5的输入端，PMOS管P1的漏极和NMOS管N2的漏极相连，作为输入反相器5的输出端，NMOS管N2的源极与地相连，PMOS管P1的源极接参考电压产生器3的输出信号VREF。

当输入反相器5处于TTL模式时，输入端Vin上的信号在TTL低电平0.8V和TTL高电平2.0V之间转换，反相器中PMOS管P1的源极如果直接连接到电源电压VCC(5V)上会产生静态功耗，因此由参考电压产生器3提供一个3.5V左右的参考电压VREF给PMOS管P1的源极，从而减小静态功耗。

反相器的转移特性曲线中输入电压等于输出电压点处的电压为反相器的翻转点电压，为了使输入反相器5的噪声容限最大，其翻转点电压最好处于TTL逻辑电平的中间值(约1.4V)。实际上，输入反相器5的翻转点电压值取决于PMOS管P1、NMOS管N2的宽长比，以及加到PMOS管P1源极的参考电压VREF的大小。相对于给PMOS管P1的源极直接提供一个5V的电源电压VCC，本发明中由参考电压产生器3给其提供一个约为3.5V的参考电压VREF，这样即使为了调整输入反相器5的翻转点电压处于TTL逻辑电平的中间值，PMOS管P1的宽长比与NMOS管N2的宽长比之间的比率，即(W/L)_PMOS/(W/L)_NMOS也不会过小，不会影响反相器的翻转速度。

当输入反相器5处于CMOS模式时，输入端Vin的信号在低电平0和高电平VCC(5V)之间变化，此时参考电压产生器3的输出VREF等于VCC(5V)，输入反相器5的翻转点电压抬高到2.5V左右，保证输入反相器在CMOS模式下的输入噪声容限足够大。

参考电压产生器3中，起控制作用的PMOS管P17的栅极接EN模式控制信号，源极接VCC，漏极与电阻分压网络24中电阻R18的一端相连，电阻R18的另一端与电阻R19在结点VREF1处相连，电阻R19的另一端接地。电阻R18和电阻R19之间的比值应设定为使结点VREF1处的电压等于输入反相器5的翻转点电压。参考输入缓冲器25由PMOS管P22和NMOS管N23组成。运算放大器26的反向输入端与结点VREF1相接，正向输入端与参考输入缓冲器25中的结点VREF2相接，运算放大器26的输出控制PMOS管P21的栅极。PMOS管P21为调整管，尺寸很大，其源端与VCC相接，漏极与PMOS管P22的源极相接。

如图2所示，为运算放大器26的电路组成结构图。图中EN为模式选择信号，TTL和COMS兼容式输入缓冲器在EN＝0时工作在TTL模式，EN＝1时工作在CMOS模式。运算放大器26含有偏置电路55、第一级放大器56、第二级放大器57、补偿电路59和一些控制电路。偏置电路55由PMOS管P41和NMOS管N42组成，PMOS管P41的源极接电源电压VCC(5V)，漏极和栅极接NMOS管N42的漏极，NMOS管N42的源极接地，栅极与反相器54的输出端相接，这里的PMOS管P41的宽长比/NMOS管N42的宽长比很大。这样，即使NMOS管N42导通，偏置电路55也会产生一个略低于但接近VCC-|VTH，PMOS管P41|的偏置电压，为尾电流源P43的栅极提供一个合适的工作电压。

第一级放大器56由PMOS管P44、P45和NMOS管N46、N47组成，PMOS管P44和P45的源极与电流源PMOS管P43的漏极相连，PMOS管P45的栅极为运算放大器26的正向输入端，PMOS管P44的栅极为运算放大器26的反向输入端，PMOS管P44的漏极与NMOS管N46的漏极、栅极以及NMOS管N47的栅极相连，PMOS管P45的漏极与NMOS管N47的漏极相连于节点H，作为第一级放大器56的输出端，NMOS管N47的源极接地。第二级放大器57包括PMOS管P51和NMOS管N52，PMOS管P51的源极接电源电压VCC，栅极与NMOS管N43的栅极接于A点，漏极与NMOS管N52的漏极接于G点，NMOS管N52的栅极接于第一级放大器56的输出，即H点，源极接地。频率补偿电路59包括NMOS管N48和电容器C50，NMOS管N48的栅极接电源电压VCC，用于提供一个沟道电阻，其源极接第一级放大器56的输出H点，漏极与电容器C50的一端相接，电容器C50的另一端与第二级放大器57的输出G点相接。

输入缓冲器4包括输入反相器5、第二级输入反相器6和第三级输入反相器7。输入反相器5由PMOS管P1和NMOS管N2组成。第二级输入反相器6由PMOS管P13、P15和NMOS管N14组成，PMOS管P13的栅极和NMOS管N14的栅极相连，且同时与输入反相器5的输出结点D相连，作为第二级输入反相器6的输入端，PMOS管P13的漏极和NMOS管N14的漏极相连作为第二级输入反相器6的输出端；PMOS管P15起电压钳位的作用，其源极接电源电压VCC(5V)，栅极和漏极相连并接到PMOS管P13的源极。第三级输入反相器7由PMOS管P30、P32和NMOS管N31组成，NMOS管N31的源极接地，栅极与PMOS管P30的栅极相连作为第三级输入反相器7的输入端，漏极与PMOS管P30漏极相连作为第三级输入反相器7的输出端Vout，PMOS管P30的源极接电源电压VCC(5V)，PMOS管P32起电压反馈作用，其漏极与第三级输入反相器7的输入端相连，栅极与第三级输入反相器7的输出端相连，源极与电源电压VCC相连。

图2中，PMOS管P40、NMOS管N49、NMOS管N53和反相器54为逻辑控制电路。NMOS管N49的栅极、NMOS管N53的栅极和反相器54的输入端接模式控制信号EN，其中NMOS管N49的源极接地，漏极与第一级放大器56的输出端，即结点H连接；NMOS管N53的源极接地，漏极与运算放大器的输出端，即结点G连接；反相器54的输出信号/EN接到PMOS管P40的栅极，PMOS管P40的源极接电源电压VCC，漏极接偏置电路55中PMOS管P41的栅极。

当EN信号为低时，TTL和CMOS兼容式输入缓冲器处于TTL模式，/EN信号为高，NMOS管N49、N53和PMOS管P40均截止，而NMOS管N42的栅极接高电平，偏置电路55开始工作，运算放大器26也工作。图2中的PMOS管P17导通，电阻分压网络24工作，产生第一参考电压VREF1，该电压与输入反相器5在TTL工作模式时的翻转点电压值相等，同时输入运算放大器26的反向输入端；参考输入缓冲器25产生VREF2电压输入运算放大器26的正向输入端；由于VREF1和VREF2分别为运算放大器26的正向和反向输入端电压，根据运算放大器的‘虚短’现象，VREF1与VREF2电压相等。输入反相器5中PMOS管P1的源极电压和参考输入缓冲器25中的PMOS管P22的源极电压相等，并且(W/L)PMOS(P11)＝(W/L)PMOS(P22)，(W/L)NMOS(P12)＝(W/L)NMOS(N23)，这样输入反相器5的翻转点电压与预先设定的翻转点电压相等，调整管PMOS管P21的宽长比很大，可以为参考输入缓冲器25和输入反相器5提供翻转时的瞬态电流，而稳定时参考输入缓冲器25所需要的电流又相对比较小，所以PMOS管P21的栅极偏置在一个比VCC-|VTH，PMOS(P21)|稍小的电压，当输入反相器5翻转时，瞬态电流流过PMOS管P1和NMOS管N2，结点B处的VREF电压降低，VREF2电压随之也降低，相应的运算放大器26的输出也降低，PMOS管P21会进一步导通，给结点B充电从而可以使VREF2电压恢复到与VREF1电压相等。电容器C8连接到参考电压产生器3中的结点B，可以在输入反相器5翻转时为其提供一个瞬态电流，提高参考电压的稳定性。电容器C20连接在第一参考电压VREF1和地之间，可以平滑电源扰动可能引起的小干扰。

TTL工作模式时EN＝0，在图2中EN＝0经反相器54产生/EN信号等于电源电压VCC，加到PMOS管P40的栅极使其截止，加到NMOS管N42的栅极使其导通，偏置电路55开始工作，为运算放大器26提供稳定的电流偏置，偏置电路55中的NMOS管N42为倒比管，而且(W/L)PMOS(P41)/(W/L)NMOS(N42)很大，这样即使NMOS管N42导通，偏置电路55也会产生一个接近于VCC-|VTH，PMOS(P41)|的偏置电压。偏置点A为PMOS管P43和PMOS管P51的栅极提供的电压为VCC-|VTH，PMOS(P41)|。由于结点A处电压下降，PMOS管P43和P51导通，运算放大器26开始工作。运算放大器26为保证增益大于50dB，单位增益带宽大于100MHz，采用带频率补偿的两级结构。第一级放大器56的增益AV1为：

$A_{V1}=\frac{{-2g}_{\mathrm{mpmos}\left(44\right)}}{I_{\mathrm{pmos}\left(43\right)}({\lambda }_{\mathrm{pmos}\left(45\right)}+{\lambda }_{\mathrm{nmos}\left(47\right)})}$

第二级放大器57的增益AV2为：

$A_{V2}=\frac{{-g}_{\mathrm{mnmos}\left(52\right)}}{I_{\mathrm{nmos}\left(52\right)}({\lambda }_{\mathrm{nmos}\left(52\right)}+{\lambda }_{\mathrm{Pmos}\left(51\right)})}$

电容器C50为密勒补偿电容，电容器C50和NMOS管N48可以提高运算放大器的高频稳定性，其增益带宽积GB为：

$\mathrm{GB}=\frac{g_{\mathrm{mPmos}\left(44\right)}}{C_{\left(50\right)}}$

在0.5μm标准CMOS工艺下进行仿真，运算放大器26的输出频率响应如图3所示，该波特图中横向坐标为采用了对数尺度的频率坐标，纵向坐标为放大器增益模量的常用对数乘以20，由仿真结果可知运算放大器26的增益为54dB，单位带宽为370MHz。

运算放大器26的输出控制调整管PMOS管P21，使得结点B处的参考电压VREF会作适当的自适性调整，达到3.5V，以保证输入反相器5的翻转点电压处于TTL逻辑输入电平的中间值(约1.4V)，且不受工艺参数改变和电源扰动的影响。仿真结果如图4所示，参考电压VREF为3.4V，VREF1为1.382V左右，VREF2为1.383V左右。

CMOS工作模式时EN＝1，加到图1中PMOS管P17的栅极，此时电阻分压网络24关闭，同时通过图2中反相器54反相后得到的/EN信号为低电平，使得PMOS管P40导通，将电源电压VCC(5V)加到PMOS管P40、P43、P51的栅极，偏置电路55、第一级放大器56和第二级放大器57关闭，EN为高电平，同时可以通过NMOS管N49将第二级放大器57中的NMOS管N52关闭，通过NMOS管N53将结点G处的运算放大器输出VOUT置为低电平，结点G处的低电平控制图1中PMOS管P21的栅极，PMOS管P21导通，将电源电压VCC(5V)毫无损耗的传递到结点B，电源电压VCC(5V)加到PMOS管P1的源极，输入反相器5的翻转点电压抬高到2.5V，保证了CMOS工作模式下噪声容限足够大。

上述方案的理由是：当输入缓冲器4工作在TTL模式时，输入信号Vin以TTL逻辑模式在0.8V(低电压)和2V(高电压)之间翻转，参考电压产生器3提供给PMOS管P1的源极一个接近3.5V的参考电压VREF，这样可以避免PMOS管P1的源极直接与VCC(5V)相连时引入的静态功耗。此时输入反相器5的翻转点为TTL电平的中间值(约1.4V)，具有最优噪声容限，且不受工艺参数改变和电源扰动的影响。CMOS工作模式下，输入反相器5的输入信号Vin在0V和电源电压VCC(5V)之间翻转，此时由参考电压产生器3提供给PMOS管P1源极的电压等于VCC，输入反相器5的翻转点电压抬高到2.5V，保证了CMOS工作模式下噪声容限足够大。

本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。