电压电平转换电路与电压电平转换方法

摘要

一种电压电平转换电路与电压电平转换方法，将输入信号转换成输出信号。包括：输入及输出缓冲单元、电平处理单元、初始电压产生器及隔离模块。输入缓冲单元连接于第一电压源及接地电压源间以接收输入信号。输出缓冲单元连接于第二电压源及接地电压源间以输出信号。电平处理单元电性连接于输入与输出缓冲单元间，接收第二电压源及接地电压源，以将输入转换成输出。初始电压产生器电连接于电平处理单元，接收第一及第二电压源，因应第一电压源未开启但第二电压源已开启而输出初始电压至电平处理单元。隔离模块电连接于输入缓冲单元，接收第一及第二电压源，因应第一电压源未开启但第二电压源已开启而使第一电压源与电平处理单元间处于断开状态。

说明书

技术领域

本发明为一电压电平转换电路与电压电平转换方法，尤指一具有自动初始化功能的电压电平转换电路与方法。

背景技术

电压电平转换电路(level shifter)通常置于电路系统中用以转换电压电平。

请参阅图1，其为一常用的电压电平转换电路10的功能方块示意图。电压电平转换电路10包括输入缓冲单元102(inputbuffer)、输出缓冲单元(output buffer)106以及电平处理单元104。其中输入缓冲单元102偏压于第一电压源VDD以及接地电压源GND之间，输入缓冲单元102是用以接收输入信号Vin，其中输入信号Vin的电压电平范围为VDD至GND之间。而输出缓冲单元106偏压于第二电压源VPP以及接地电压源GND之间，输出缓冲单元106是用以输出输出信号Vout，其中输出信号Vout的电压电平范围为VPP至GND之间。至于电平处理单元104，电性连结至输入缓冲单元102与输出缓冲单元106之间，偏压于第二电压源VPP与接地电压源GND，用以将输入信号Vin的电压电平由VDD～GND转换成输出信号Vout的电压电平VPP～GND。其中VPP大于VDD。

如图1所示，当一电压电平为VDD～GND的输入信号Vin输入至输入缓冲单元102后，经由电平处理单元104的处理，输入信号Vin将会被转换至一电压电平为VPP～GND的输出信号Vout，并经由输出缓冲单元106输出，如此将可达成转换一电压信号电平的目的。

在上述电路系统中，由于第一电压源VDD和第二电压源VPP为两个独立的电压源，因此，并不能保证第一电压源VDD和第二电压源VPP能同时开启。当第二电压源VPP已开启而第一电压源VDD却尚未开启时，依靠第一电压源VDD工作的输入缓冲单元102将无法正常运作，因此输入缓冲单元102输出端的电压可能处于一未知状态，连带影响下一级输出缓冲单元106的输出端(即该电压电平转换电路10的输出端)输出的电压信号不正常，而可能导致系统无法正常运作。

发明内容

本发明提供一种电压电平转换电路，用以将一输入信号转换成一输出信号。该电压电平转换电路包括：一输入缓冲单元、一输出缓冲单元、一电平处理单元、一初始电压产生器以及一隔离模块。输入缓冲单元连接于一第一电压源以及一接地电压源之间，用以接收该输入信号。输出缓冲单元连接于一第二电压源以及该接地电压源之间，用以输出该输出信号。电平处理单元电性连接于该输入缓冲单元与该输出缓冲单元之间，接收该第二电压源以及该接地电压源，其是用以将该输入信号转换成该输出信号。初始电压产生器，电连接于该电平处理单元，接收该第一电压源以及该第二电压源，其因应该第一电压源尚未开启但该第二电压源已开启而输出一初始电压至该电平处理单元。隔离模块电连接于至该输入缓冲单元，接收该第一电压源以及该第二电压源，其因应该第一电压源尚未开启但该第二电压源已开启而使该第一电压源与该电平处理单元之间处于断开状态。

本发明另提供一种电压电平转换电路，应用于一电路系统上以将一输入信号转换成一输出信号，该电路系统包括一第一电压源、准位大于该第一电压源的一第二电压源以及一接地电压源。该电压电平转换电路包括：一输入缓冲单元、一输出缓冲单元、一输出缓冲单元、一电平处理单元、一偏置电路、一初始电压产生器以及一隔离模块。输入缓冲单元连接于该第一电压源以及该接地电压源之间，用以接收该输入信号。输出缓冲单元连接于该第二电压源以及该接地电压源之间，用以输出该输出信号。电平处理单元电性连接于该输入缓冲单元与该输出缓冲单元之间，接收该第二电压源以及该接地电压源，其是用以将该输入信号转换成该输出信号。偏置电路用以依据该第二电压源产生一偏置电压。初始电压产生器电连接于该电平处理单元，接收该第一电压源以及该偏置电压，其因应该第一电压源尚未开启但该第二电压源已开启而输出一初始电压至该电平处理单元。隔离模块电连接于至该输入缓冲单元，接收该第一电压源以及该偏置电压，其因应该第一电压源尚未开启但该第二电压源已开启而使该第一电压源与该电平处理单元之间处于断开状态。

本发明又提供一种电压电平转换方法，用以利用一第一电压源以及一第二电压源将一输入信号转换成一输出信号。当该第一电压源以及该第二电压源皆开启时，利用该第一电压源以及该第二电压源使得该输入信号转换为该输出信号。当该第一电压源尚未开启而第二电压源已经开启时，提供一初始电压使得该输入信号转换为该输出信号，并断开该初始电压与该第一电压源的连接路径以避免电荷倒流入第一电压源。

本发明以很小的代价实现了可在大的电压跨度下具有自动初始化功能的电压电平转换电路，成功地提高了电压电平转换电路的平衡性。

附图说明

图1，其为一常用的电压电平转换电路的功能方块示意图。

图2，其是本发明所发展出来的电压电平转换电路的功能方块示意图。

图3，其是本发明电压电平转换电路的一电路示例图。

图4，其是本发明电压电平转换电路在第一电压源VDD未启动，第二电压源VPP启动过程中时各节点上的电压/电流波形示意图。

图5，其是本发明电压电平转换电路在第二电压源VPP已启动，第一电压源VDD启动时各节点上的电压/电流波形示意图。

图6，其是本发明电压电平转换电路正常工作时各节点上的电压/电流波形示意图。

具体实施方式

本发明提出一种电压电平转换电路，其可实现自动初始化功能(auto-start“0”)，并可在大的电压跨度下正常运作。

请参见图2，其是本发明所发展出来的电压电平转换电路的功能方块示意图。其中同样包括输入缓冲单元402(inputbuffer)、输出缓冲单元(output buffer)406以及电平处理单元404。其中输入缓冲单元402偏压于第一电压源VDD以及接地电压源GND之间，而输出缓冲单元406以及电平处理单元404则偏压于第二电压源VPP以及接地电压源GND之间，其中第二电压源VPP的电压电平大于第一电压源VDD的电压电平。

而本发明于上述电路中再设置用以完成自动初始化功能(auto-start“0”)的自动初始化电路，而自动初始化电路由偏置电路400、隔离模块49以及初始电压产生器408来共同组成。本发明的基本原理主要为在第二电压源VPP的偏压下设计偏置电路400，用以生成一个等于第一电压源VDD的偏置电压Vbias(在实际应用中，因受物理等因素的影响，偏置电路400所产生的偏置电压Vbias接近或者略高于第一电压源VDD)。初始电压产生器408接收第一电压源VDD以及偏置电压Vbias的偏压。当第一电压源VDD未开启时，初始电压产生器408可根据偏置电压Vbias提供一初始电压至电平处理单元404，使得电平处理单元404不会产生误动作。在本发明中，初始电压产生器408包括一开关元件4081以及一串接至开关元件4081的压降元件4082。开关元件4081接收偏置电压Vbias以及第一电压源VDD，当第一电压源VDD尚未开启时，开关元件4081导通，使得偏置电压Vbias经压降元件4082降压后提供至电平处理单元404。当第一电压源VDD开启后，开关元件4081断开，以使电平处理单元404依据输入缓冲单元402的输出正常运作。隔离模块49接收偏置电压Vbias以及第一电压源VDD的偏压。在本发明中，隔离模块49由控制电压产生单元409以及开关单元401组成。控制电压产生单元409依据接收的偏置电压Vbias与第一电压源VDD产生一控制电压C1，以控制开关单元401的状态。在本发明中，当第一电压源VDD尚未开启时，控制电压C1使开关单元401处于断开状态，以阻止第二电压源VPP的电荷倒灌入输入缓冲单元402。当第一电压源VDD已经开启后，隔离模块49处于导通状态，以使本发明的电压电平转换电路正常工作。

图3为根据本发明电压电平转换电路的一电路实施例图。如图3所示，输入缓冲单元包括P型晶体管P1，P2，以及P3，N型晶体管N1，N2，N3以及N11。其中P型晶体管P1，P2以及P3的源极分别连接至第一电压源VDD；N型晶体管N1，N2，N3，N11的源极分别连接至接地偏压源GND。P型晶体管P1以及P2的漏极分别通过节点D1、A2连接至N型晶体管N1以及N2的漏极。P型晶体管P1和N型晶体管N1的栅极分别接收输入信号Vin。P型晶体管P2和N型晶体管N2的栅极分别连接至节点D1。P型晶体管P3和N型晶体管N3的栅极分别连接至节点A2。N型晶体管N11的栅极连接至节点A1，漏极则连接至节点A2。N型晶体管N3的漏极连接至节点A1。

电平处理单元404通过节点A1与A2与输入缓冲单元402连接，其包括：P型晶体管P4与P5，以及N型晶体管N4与N5。P型晶体管P4与P5的源极分别接收第二电压源VPP。N型晶体管N1与N5的源极分别连接至接地偏压源GND。P型晶体管P4与P5的漏极分别通过节点B2与B1与N型晶体管N4与N5的漏极相连接。P型晶体管P4的栅极连接至节点B1，P型晶体管P5的栅极连接至节点B2。N型晶体管N4的栅极连接至节点A2，而N型晶体管N5的栅极连接至节点A1。

输出缓冲单元406通过节点B1与电平处理单元404连接，其包括：P型晶体管P6以及P7，N型晶体管N6以及N7。其中P型晶体管P6以及P7的源极分别连接至第二电压源VPP；N型晶体管N6以及N7的源极分别连接至接地偏压源GND。P型晶体管P6以及P7的漏极分别通过节点D2、D3连接至N型晶体管N6以及N7的漏极。P型晶体管P6与N型晶体管N6的栅极分别连接至节点B1。P型晶体管P7和N型晶体管N7的栅极分别连接至节点D2。节点D3输出的电压即为本发明电压电平转换电路的输出Vout。

于图3中，利用第二电压源VPP及晶体管P8/P9/N8/N9的组合来完成的偏置电路400，其主要用以生成一个接近或者略高于第一电压源VDD的偏置电压Vbias。请继续参阅图3，本发明的初始电压产生器408由P型晶体管P10与N型晶体管N10组成。其中P型晶体管P10实现为图2中初始电压产生器408的开关元件4081，其源极接收偏置电压Vbias，栅极接收第二电压源VDD，漏极与N型晶体管N10的漏极连接。N型晶体管N10实现为图2中初始电压产生器408的压降元件4082，其漏极与其栅极相连接，即等效于一二极管。N型晶体管N10的源极连接至节点A1，以对节点A1充电。因此，当第一电压源VDD为高时，开关元件4081(即P型晶体管P10)断开，第一电压源VDD为0时，开关元件4081导通。利用这种开关的状态和第一电压源VDD相关联的特性，来生成所需的初始电位，进而实现自动初始化功能(auto-start“0”)。

如图3所示，本发明的隔离模块49的控制电压产生单元409包括P型晶体管P12以及N型晶体管N12与N13，隔离模块49的开关单元401则由P型晶体管P11实现。P型晶体管P12的源极接收偏置电压Vbias，栅极接收第一电压源VDD，漏极连接至N型晶体管N12的漏极。N型晶体管N12的栅极与其漏极连接，其源极连接至节点C1。N型晶体管N13的源极连接至接地偏压源GND，栅极连接至第一电压源VDD，漏极连接至节点C1。用作开关单元401的P型晶体管P11的栅极连接至节点C1，其源极连接至输入缓冲单元402的P型晶体管P3的漏极，其源极连接至输入缓冲单元402的N型晶体管N3的漏极，即连接至节点A1。显然，当第一电压源VDD未开启时，N型晶体管N13断开，P型晶体管P12导通，因而节点C1的电压(即控制电压C1)电平为高，使得开关单元401(即P型晶体管P11)处于断开的状态，以阻止接点A1的电荷灌入输入缓冲单元402；当第一电压源VDD已经开启时，N型晶体管N13导通，P型晶体管P12断开，因而节点C1的电压电平为0，使得开关单元401(即P型晶体管P11)处于导通的状态，以使输入缓冲单元402的输出能够正常传送到电平处理单元404。

以下结合图3至图6在就电路动作进行分析与说明。首先考虑第二电压源VPP开启，但第一电压源VDD仍然为0的情况。假设输入信号Vin为高电平，如图4的波形图所示，当第一电压源VDD为0时，而第二电压源VPP从0上升到3.3V的电源启动过程中，由于第一电压源VDD保持为0，所以节点A2也为0，因此切断了节点B2到接地点GND的电流通路。当第二电压源VPP的电压上升到能够使得偏置电路开始导通的时候，偏置电路400中的第四P型沟道金属氧化物半导体晶体管P48、P9以及N型晶体管N8、N9产生分压作用，使偏置电路400产生的偏置电压Vbias为尽可能接近VDD的固定电位。又由于第一电压源VDD为0，因此P型晶体管P10处于导通状态，使得该输入缓冲单元402的输出端节点A1被充电至Vbias-VT的电位，其中VT为N型晶体管N10所提供的临限电压。至于节点A2则因节点A1上的电压将N型晶体管N11打开而被拉到电位0，如此便可确保其电位不会因为电阻电容耦合(RC couple)的原因而产生波动。在此同时，隔离模块49的N型晶体管N13也是断开，使得节点C1处在与节点A1相同的电位上，因此P型晶体管P11断开，以保证让节点A1能够顺利充电至电位Vbias-VT，且节点A1的电荷不会倒灌到输入缓冲单元402里去。因此，可以观察到在第一电压源VDD为0的条件下，随着第二电压源VPP的启动，节点A1的电压将抬升到预设电位Vbias-VT以驱动电平处理单元404的N型晶体管N5导通，节点B1的电位随之被驱动至0，节点B2则最终通过导通的P型晶体管P4上升至第二电压源VPP的电位。也就是说，P型晶体管P5被断开，而节点B1的电位维持在低电平，进而使得输出缓冲单元406的输出信号Vout为低电平(例如：GND)，即实现自动初始化功能(auto-start“0”)。需要说明的是，于本实施例中，隔离模块49与初始电压产生器408也可以直接偏压于第二电压源VPP与第一电压源VDD之间而不会影响电压电平转换电路的正常运作，即本发明的电压电平转换电路可不设置偏置电路400。事实上，如本领域熟练技术人员所知，偏压电路400是用以依据电位较高的第二电压源VPP产生一电位较低的偏置电压Vbias，以避免晶体管因为接收过高的电压而降低使用寿命。

接着进行当第二电压源VPP已经启动完成，第一电压源VDD启动时的电路分析。请参见图5所示的波形图，其是在VPP为3.3V的条件下，VDD从0上升到1.2V时，电路中多个节点的波形示意图。同样假设输入信号Vin为高电平。由于偏置电压Vbias是一个接近第一电压源VDD的固定电位，当第一电压源VDD的电位上升到足以断开初始电压产生器408的P型晶体管P10以及驱动隔离模块49的N型晶体管N13之前，初始电压产生器408将节点A1的电位充电至Vbias-VT，节点C1的电位也在P型晶体管P12与N型晶体管N12的作用下抬升至电位Vbias-VT。当第一电压源VDD的电压上升到能够控制输入缓冲单元402时，P型晶体管P10与P12会被断开，而N型晶体管N13会被导通。因此，偏置电压Vbias到节点A1的电流通路被断开，节点C1的电位因晶体管N10导通而拉至0，使得P型晶体管P11完全导通。因此当VDD启动之后，自动初始化电路隔离模块49以及初始电压产生器408将自动关端而不再影响节点A1的电位。此外，由于P型晶体管在传导高电位时没有VT损失的特性，因此P型晶体管P11不会影响节点A1的输出电压准位。

至于图6所示的波形图则是当VDD为1.2V、VPP为3.3V条件下，图3所示电路中多个节点上的正常工作电压/电流波形示意图。当输入信号Vin为高电平时，节点A2的电位也为高电平(第一电压源VDD)，使得P型晶体管P3断开，N型晶体管N3导通，进而使得节点A1处于低电平。因此，N型晶体管N4导通，N5断开，使得P型晶体管P5导通，P4断开，即节点B1处于高电平(第二电压源VPP)。输出缓冲单元406则依据节点B1的电平输出高电平的输出信号Vout，从而完成从第一电压源VDD到第二电压源VPP的电压电平转换。当输入信号Vin为低电平时，节点A2的电位也为低电平(接地电压GND)，使得P型晶体管P3导通，N型晶体管N3断开，进而使得节点A1处于高电平(第一电压源VDD)。因此，N型晶体管N5导通，N4断开，使得P型晶体管P4导通，P5断开，即节点B1处于低电平。输出缓冲单元406则依据节点B1的电平输出低电平的输出信号Vout。从中可以观察到本发明能够在较大的电压跨度下工作时，使得节点A1/A2和B1和B2的上升/下降时间基本上是相等的，成功地提高了电压电平转换电路的平衡性。

综上所述，本发明的优点为以很小的代价实现了可在大的电压跨度下具有自动初始化功能的电压电平转换电路，而在不影响动态响应平衡性的前提下，偏置电路400可以为多组电压电平转换电路来提供偏置电流Vbias，而在实际应用中增加的面积和功耗的损失几乎可以忽略不计。