用于直流－直流转换器的具有降低电磁干扰的时钟发生器

摘要

一种时钟发生器，包括：一用于产生一恒定电流的电流源；一用于产生一镜电流的电流镜，该电流镜耦合在一电源电压与该电流源之间，该镜电流等于该恒定电流乘上一预定值；以及，当一电容电压低于一预定临界电压时对该电容充电，并当该电容电压高于该预定临界电压时对该电容放电，从而以一预定频率产生一时钟信号的一充电控制模块，该充电控制模块与该电流源及该电流镜耦合；其中，该充电控制模块通过改变该预定临界电压来调整该预定频率。

说明书

技术领域

本发明大体涉及集成电路设计，特别涉及一种具有降低电磁干扰(EMI)的时钟发生器。

背景技术

直流-直流(DC-DC)转换器是重要电路模块之一，一般来说嵌入于便携式电子器件中，例如便携式电话、个人数字助理及手提计算机。这些便携式器件由电池供电，而这些电池供电时电压电平不易被器件内部电路模块利用。此外，由电池供应的电源电压电平随着其存储电能同时间流逝而消耗而降低。DC-DC转换器起的作用就是将由电池供应的电源电压电平转换成能被便携式器件内部电路模块使用的电平，甚至当供应电能降低时也可以。

DC-DC转换器一般来说与时钟发生器一起使用，时钟发生器可控制电池的电能输出以获得更高的电能效率。时钟发生器输出时钟信号以便以一预定频率接通及切断供应给DC-DC转换器的DC电压，以便控制电池内存储的电能转换时间的选择。这种转换方案比线性转换方案更有效，在线性转换方案中，多余的电能必须以废物形式驱散掉。

传统时钟发生器的一个缺点就是特别容易产生电磁干扰(EMI)，这是由执行快速转变信号的其它电路在电路电子元件中引起多余信号的一种现象。这扰乱、阻碍并降低了受EMI影响的电路性能。如此一来，渴望设计一种比用于DC-DC转换器的传统设计引起更少EMI的时钟发生器。

发明内容

本发明揭示一种时钟发生器，在本发明一实施例中，该时钟发生器包括：一用于产生一恒定电流的电流源；一用于产生一镜电流的电流镜，该电流镜耦合在一电源电压与该电流源之间，该镜电流等于该恒定电流乘上一预定值；以及，当一电容电压低于一预定临界电压时对该电容充电，并当该电容电压高于该预定临界电压时对该电容放电，从而以一预定频率产生一时钟信号的一充电控制模块，该充电控制模块与该电流源及该电流镜耦合；其中，该充电控制模块通过改变该预定临界电压来调整该预定频率。

然而，可结合附图，从下列具体实施方式中理解本发明操作的结构和方法，及其它的目的和优点。

附图说明

图1是显示传统时钟发生器的示意图；

图2是根据本发明一实施例的时钟发生器的示意图；

图3是显示传统时钟发生器的频谱图；

图4是显示根据本发明一实施例被提议的时钟发生器的频谱图。

具体实施方式

下面来描述具体实施例的构成及布置，来简化本揭示。当然这些仅仅是实例，而并不意图是限制性的。此外，本揭示可在不同实施例中重复参考标号和/或字母。这种重复是为了简洁清楚的目的，其本身并不表明所讨论的不同实施例和/或构造之间的关系。

图1显示可用于DC-DC转换器的传统时钟发生器100，时钟发生器100包含PMOS晶体管102、104、106，NMOS晶体管108、110，比较器114，放大器112，电容116及包括许多连续耦合电阻的电阻模块118。NMOS晶体管108、电阻模块118及放大器112一起形成提供一恒定电流(I)的电流源。PMOS晶体管102、104形成电流镜，该电流镜反射流过PMOS晶体管102的电流，产生流过PMOS晶体管104的镜电流。比较器114具有通过节点120与电容116耦合的一第一输入端以及接收来自电阻模块118的电压信号的一第二输入端。在最初始状态时，节点120处电压低于由电阻模块118产生的输出信号的电压，并且比较器114产生一弱输出信号以开启PMOS晶体管106。这就允许镜电流流过PMOS晶体管106对电容116充电。当电容在充电时，节点120处电压升高，直到超过电阻模块118产生的临界电压。此时，比较器114产生一强输出信号，关闭PMOS晶体管106并开启NMOS晶体管对电容116放电。一旦节点120处电压降至电阻模块118产生的临界电压以下，比较器114将关闭NMOS晶体管110，开启PMOS晶体管，又开始对电容116充电。值得注意的是，放电过程比充电过程快很多。因此，节点120处的时钟信号将具有锯齿样波形。

节点120处时钟信号的锯齿样波形的频率由下列等式确定；

f＝I/(C*V)

其中，f代表频率，I代表电流源产生的电流，C代表电容116的电容量，V代表临界电压，在临界电压之上，对电容116放电。集成电路设计领域的技术人员可理解，时钟发生器100引起的EMI取决于其产生的时钟信号频率。为了控制EMI，集成电路设计者渴望调整时钟信号频率。传统地，该频率通过改变电流(I)或电容量(C)来调节。然而，这两种方法都需要重新设计实现时钟发生器100的半导体结构。为了在半导体材料上实施修改的时钟发生器，这种重新设计工艺根据修改电路布局可导致高昂的成本。

图2是根据本发明一实施例的时钟发生器200。时钟发生器200包含电流源202，耦合在电源电压VDD与电流源202之间的电流镜204，以及耦合在电流源202、电流镜204和电气接地VSS间的充电控制模块206。

电流源202包含NMOS晶体管208，NMOS晶体管208具有通过电流镜204耦合于电源电压VDD的漏极及通过电阻模块210耦合于电气接地VSS的源极，电阻模块210包括若干连续耦合电阻。NMOS晶体管208的栅极由放大器212的输出控制，放大器212具有接收基准电压的一第一输入端及耦合于电阻模块210的一第二输入端。当在放大器212一输入端处接收到的基准电压等于耦合于电阻模块210的放大器212另一输入端处接收到的电压时，电流源202提供一恒定电流。

电流镜204包含二PMOS晶体管214及216。PMOS晶体管214具有耦合于电源电压VDD的一源极、耦合于NMOS晶体管208漏极的一漏极。PMOS晶体管216具有耦合于电源电压VDD的一源极、耦合于充电控制模块206的一漏极及连接于PMOS晶体管214栅极的一栅极，而PMOS晶体管214栅极还与其自身漏极连接。电流镜204产生一镜电流，该镜电流等于电流源202产生的恒定电流乘于一预定值。

充电控制模块206包含PMOS晶体管218、NMOS晶体管220、比较器222、多路复用器224及逻辑控制器226。多路复用器224具有若干耦合于电阻模块210的输入端，用于接收不同电压电平时的输出信号。逻辑控制器226与多路复用器224耦合，以从接收来自电阻模块210的输出信号中选出电压电平作为其输出。比较器222具有耦合于多路复用器224输出的一第一输入端及经过节点230耦合于电容228的一第二输入端。比较器222具有耦合于PMOS晶体管218及NMOS晶体管220的栅极的输出端，其中，PMOS晶体管218具有耦合于PMOS晶体管216漏极的源极，NMOS晶体管220具有耦合于电气接地VSS的源极。PMOS晶体管218及NMOS晶体管220的漏极一起在节点230处连接。

在操作的最初状态，节点230处的电压低于多路复用器224产生的输出电压，比较器222产生一弱输出信号来开启PMOS晶体管218。这就允许镜电流流过PMOS晶体管218来对电容228充电。当电容在充电时，节点230处电压升高，直到超过多路复用器224产生的输出电压。此时，比较器222产生一强输出信号，来关闭PMOS晶体管218并开启NMOS晶体管220以对电容228放电。一旦节点230处电压降至多路复用器224产生的输出电压以下，比较器222将关闭NMOS晶体管220，开启PMOS晶体管218，又开始对电容充电。因此，节点230将产生一锯齿样波形的时钟信号。

充电控制模块206能调节电容228从充电模式转换至放电模式时的临界电压。如上所述，时钟信号的频率由等式f＝I/(C*V)确定，临界电压V越低，时钟信号频率越高。在该实施例中，临界电压通过改变被选出的从电阻模块210传送至比较器222的输出信号的电压电平来调整。多路复用器224产生的电压电平越高，PMOS晶体管218及NMOS晶体管220将在越高的临界电压时开启和关闭，因而，节点230处产生的时钟信号频率越低。由于时钟发生器200引起的EMI取决于其产生的时钟信号频率，通过控制时钟信号频率，时钟发生器200能够控制其引起的EMI。

图3和图4分别显示传统的和被提议的时钟发生器的频谱，该频谱由通用电路模拟程序(Simulation Program with Integrated Circuit Emphasis)(SPICE)的模拟器而模拟出，该模拟器是一种用来模拟及分析电子系统的工具。X轴代表频率、y轴代表电能。图3显示的传统时钟发生器的频谱在峰频率处的总电能高于图4显示的被提议时钟发生器的频谱在峰频率处的总电能。因此，被提议的时钟发生器能有效地降低其频谱的主频和谐频的电能。随着输出噪声电能的降低，由被提议的时钟发生器引起的EMI因而可显著地降低。

上述说明提供了许多不同的实施例或实现本发明不同特征的实施例。描述部件和工艺具体实施例以助于阐明本发明。当然，它们仅仅是实施例，而不是限制权利要求中描述的发明。

尽管在此仅用一个或多个具体实施例说明及描述本发明。然而，既然可做出未脱离本发明思想及权利要求等同范围的其它变化形式及结构，因此其并不企图受所显示的细节的限制。相应地，本发明的保护范围当视本发明的申请权利要求所界定者为准。