无线传感网节点的扩频码片同步捕获和跟踪方法及其装置

摘要

本发明涉及可应用于定点DSP数字信号处理器实现的无线传感节点中的扩频码片同步捕获和跟踪方法及其装置。定点DSP具有较强的数据处理相对较低的能耗，非常适合于对能耗要求较高的传感器节点，然目前尚无完善DSP设置中实现扩频同步和捕获技术。本发明提供的方法包括如下步骤：接收并将该射频信号进行下变频，得到I路和Q路基带信号；将该信号交错存放在数据缓冲器中；读取I路或Q路扩频数据，分别进行码相位校正；根据本地预置PN码序列分别进行一次相关峰值能量判决，得到I路一次相关峰能量判决值和Q路一次相关峰能量判决值；把它们平方相加运算得到相关峰能量值；根据相关峰能量值，进行数据分段搜索的同步捕获及预约性跟踪和失步检测。

说明书

技术领域

本发明涉及扩频码片同步捕获和跟踪方法和装置，该方法和装置适用于无线传感网节点，尤其涉及利用定点数字信号处理器(DSP)实现的无线传感节点。

背景技术

现阶段，很多领域对具有无线通信能力，并能自组成网络的传感应用提出了巨大的需要。例如智能家居、环境监控、工业控制、野外勘探、军事侦察等，但这些新的需求对无线传感节点均提出了低能耗和具有一定数据处理与网络通信能力的要求。而目前无线传感节点的设计还不成熟，大部分节点都是以系统集成为主，采用FPGA实现，利用时钟的驱动来进行每一步的运算。而这种实现方式获得的无线传感节点存在着耗能高等不利因素，不适合上述这些场合的应用。另外由于无线传感网相关的技术和协议标准尚未制定，因此尚无专用的集成芯片设计传感节点及开发新的无线传感网协议。

定点DSP的总线一般为16比特位，具有较强的数据处理能力和相对较低的能耗，另外采用软件无线电技术可动态加载无线传感网相关的特定协议模块。因此，非常适合用于上述这类应用的传感节点的设计。而无线传感网的物理层通信方案通常需采用直接序列扩频方案，然而，就目前来说，如何在DSP设计中实现扩频的同步和捕获尚无完善的方法和技术。

发明内容

缘此，本发明的目的在于提供一种无线传感网节点的扩频码片同步捕获和跟踪方法，该方法可以应用于利用定点数字信号处理器实现的无线传感节点上，从而减少无线传感节点的能耗，提高协议模块的可动态加载性。

本发明还提供一种与之对应的扩频码片同步捕获和跟踪装置，该装置使用于利用定点数字信号处理器实现的无线传感节点上，从而减少无线传感节点的能耗，无线传感节点可动态加载协议模块。

根据上述目的，本发明提供的扩频码片同步捕获和跟踪方法包括如下步骤：

接收射频信号，将该射频信号进行下变频，A/D变换后，得到I路和Q路基带信号；

将I路和Q路基带信号交错存放在数据缓冲器中；

从数据缓冲器中读取I路或Q路扩频数据，并分别对I路扩频数据和Q路扩频数据进行码相位校正；

根据本地预置PN码序列分别对I路扩频数据和Q路扩频数据进行一次相关峰值能量判决，得到I路一次相关峰能量判决值和Q路一次相关峰能量判决值；

把I路一次相关峰能量判决值与Q路一次相关峰能量判决值进行平方相加运算，得到相关峰能量值；

根据相关峰能量值，进行数据分段搜索的同步捕获及预约性跟踪和失步检测。

在上述的扩频码片同步捕获和跟踪方法中，数据缓冲器中存放的I路和Q路基带信号的精度为8位，还包括一位标志位，用于表示当前的数据是I路基带信号还是Q路基带信号。

在上述的扩频码片同步捕获和跟踪方法中，所述一次相关峰能量判决步骤包括将扩频数据分别与PN码序列进行乘法相加，得到累加值。

在上述的扩频码片同步捕获和跟踪方法中，在从数据缓冲器中读取I路或Q路扩频数据时，一次读取两符号周期长的I路和Q路扩频数据。

在上述的扩频码片同步捕获和跟踪方法中，还包括在所读取的两符号扩频数据块内，依次进行N次相关峰检测，N由两符号数据A/D采样时间和一次相关峰检测时间决定；

比较N次相关峰检测结果与门限值，判别是否进入捕获验证态或继续进行捕获处理；

如继续进行捕获处理，则丢弃当前两符号数据块，重新从数据缓冲器中读取两符号数据块，进行如上的N次相关峰检测；

如进入捕获验证态，则对所检测到的相关峰进行两次验证：即在下两个连续两符号数据窗对应的相关峰码元相位、超前1/4chip、滞后1/4chip六处进行相关峰验证，只要有一个相关峰超过门限，则记录此时的码元相位，作为码片的同步相位，并进入数据接收和跟踪状态；如没通过验证，即六个验证位置都没有相关峰，则认为是虚警，重新进行捕获处理；

进入跟踪状态后，由于收发端存在固有频差，进行相位跟踪和失步检测。

在上述的扩频码片同步捕获和跟踪方法中，N由下式决定：

$N=T_{2\mathrm{symbol}}/T_{\mathrm{filter}}=\frac{2*R_{\mathrm{proc}}}{R_c*N_{\mathrm{sample}}*N_{\mathrm{mac}\_\mathrm{inst}}}$

式中T_2symbol表示两符号数据时间，T_filter表示一次相关峰所耗时间，R_proc表示定点DSP处理时钟频率，R_c表示码片速率，N_sample表示码元的A/D采样倍数，N_{mac_inst}表示相关算法中乘累加所耗的机器指令数。

本发明还提供一种对应于上述方法的扩频码片同步捕获和跟踪装置，包含：

下变频器，接收射频信号，将该射频信号进行下变频，得到I路和Q路基带信号；

A/D数据缓冲器，与所述下变频器相连，接收I路和Q路基带信号，将I路和Q路基带信号交错存放；

I路和Q路分路数据读取装置，与所述A/D数据缓冲器相连，从所述A/D数据缓冲器中读取I路和Q路扩频数据；

I路码相位校正单元，从所述I路和Q路分路数据读取装置中接收I路扩频数据，并对其进行码相位校正；

Q路码相位校正单元，从所述I路和Q路分路数据读取装置中接收Q路扩频数据，并对其进行码相位校正；

本地预置PN码发生器，产生本地预置PN码序列；

I路修正时域匹配滤波器，与所述I路码相位校正单元和所述本地预置PN码发生器相连，根据I路扩频数据和本地预置PN码序列，得到I路一次相关峰能量判决值；

Q路修正时域匹配滤波器，与所述Q路码相位校正单元和所述本地预置PN码发生器相连，根据Q路扩频数据和本地预置PN码序列，得到Q路一次相关峰的能量判决值；

能量计算单元，分别与所述I路修正时域匹配滤波器和Q路修正时域匹配滤波器相连，把I路一次相关峰能量判决值与Q路一次相关峰能量判决值进行平方相加运算，得到能量值；

捕获判决单元，与所述能量计算单元相连，根据相关峰能量值，进行同步捕获和跟踪，还分别控制所述I路和Q路分路数据读取装置、I路码相位校正单元和Q路码相位校正单元。

在上述的扩频码片同步捕获和跟踪装置中，A/D数据缓冲器中存放的I路和Q路基带信号的精度为8位，还包括一位标志位，用于表示当前的数据是I路基带信号还是Q路基带信号。

在上述的扩频码片同步捕获和跟踪装置中，其特征在于，所述I路修正时域匹配滤波器包括多个乘法器和一个累加器，各所述乘法器的输入端分别与所述本地预置PN码发生器和所述I路码相位校正单元相连，各所述乘法器的输出端连接到所述累加器的输入端。

在上述的扩频码片同步捕获和跟踪装置中，所述Q路修正时域匹配滤波器包括多个乘法器和一个累加器，各所述乘法器的输入端分别与所述本地预置PN码发生器和所述Q路码相位校正单元相连，各所述乘法器的输出端连接到所述累加器的输入端。

如上所述，本发明提供了可应用于利用DSP实现的无线传感网节点的扩频码片同步捕获和跟踪方法及其装置，节省了数据缓冲资源，并降低了本地时钟的同步要求，为无线传感网节点的能耗降低及协议模块的动态加载提供了可能。

附图说明

图1是本发明的扩频码片同步捕获和跟踪装置的结构方框图；

图2是修正时域匹配滤波器的结构方框图；

图3是分段抛帧搜索示意图；

图4是捕获验证示意图。

具体实施方式

下面将结合附图详细描述本发明的实施例。

请参见图1，其示出了本发明的扩频码片同步捕获和跟踪装置的结构框图。如图1所示，它包括I路和Q路下变频器10、A/D数据缓冲器20、I路和Q路分路数据读取装置30、I路码相位校正单元50、Q路码相位校正单元55、I路修正时域匹配滤波器60、Q路修正时域匹配滤波器65、本地预置PN码发生器70、能量计算单元80和捕获判决单元90。

由射频端来的I路和Q路基带数据(射频信号)经天线等装置接收后，进入到I路和Q路下变频器10中。下变频器10对射频信号进行下变频后，得到I路和Q路基带信号。在A/D数据缓冲器20(可以是数字信号处理器中的DARAM)中，把从下变频器10输出的I路和Q路两路数据交错存放，即在一个存储单元(16bit)中，存放一个I路采样样值，在下一个存储单元(16bit)中存储一个Q路采样样值。在一个具体的实施例中，I路和Q路的采样精度为8位，并还包括一位(例如第9位)标志位，用于标志该路样值是I路还是Q路(多余的位可以填充无用数据)。

然后，I路和Q路分路数据读取装置30从A/D数据缓冲器20中读取I路或Q路采样样值(扩频数据)，I路和Q路分路数据读取装置30从A/D数据缓冲器20读取数据时，可以根据标志位来判断读入的数据是I路还是Q路。在读取数据时，次从数据缓冲器20中读取两符号周期长的I路和Q路扩频数据，并将读取的I路和Q路采样样值(扩频数据)分别送入到对应的I路码相位校正单元50和Q路码相位校正单元55。在码相位校正单元50和55中，对相应的扩频数据进行码相位校正，即调整本次相关峰检测的首码元相位；然后分别输出给后续的I路修正时域匹配滤波器60和Q路修正时域匹配滤波器65。本地预置PN码发生器70输出本地预置码序列，长度为一符号周期长，并提供给I路修正时域匹配滤波器60和Q路修正时域匹配滤波器65。I路修正时域匹配滤波器60和Q路修正时域匹配滤波器65利用本地预置码序列对I路扩频数据和Q路扩频数据进行一次相关峰值能量判决，输出一次相关峰能量判决值。然后在能量计算单元80中，将I路修正时域匹配滤波器60和Q路修正时域匹配滤波器64输出的能量判决值进行能量计算，即将两者进行平方相加，得到能量值，输出给捕获判决单元90。最后，捕获判决单元90根据能量值进行同步捕获判决，把判断结果输入至I路和Q路分路数据读取装置30调整下次读取的数据长度。同时把结果输入至I路码相位校正单元和Q路码相位校正单元50和55，从而调整下次捕获的起始相位。

在本发明中，根据捕获算法来决定读取扩频数据的长度。由于扩频数据相位波动的特点，因此一次捕获搜索读取的扩频数据长度一般为两符号周期长，而本地预置PN码长度为一符号周期长，这样一是能保证前后数据段码元相位的一致性，二是能保证可以搜索到第一个符号周期的最后一个码元相位。图1中的码元相位校正是为解扩、跟踪时，调整本次相关峰能量判决的相对起始相位而设置的。从I、Q两路分别读取两符号周期长扩频数据送入修正时域匹配滤波器后，开始进入捕获流程。

图2示出了图1中的I路和Q路修正时域匹配滤波器60和65的内部结构框图的一个实施例，它包括多个乘法器60A和一个累加器60B，每个乘法器60的一个输入端分别连接到本地预置PN码发生器70上，分别得到PN(1)、PN(2)、....PN(X)。每个乘法器60的另一个输入端分别接收从码相位校正单元50或55输入的扩频码元数据，在乘法器60A中进行乘法运算，然后乘积输入到累加器60B中进行累加，由累加器输出累加值。

上述操作从两符号数据窗的第一个码元相位处开始进行相关峰检测，检测完毕后，依码元相位的顺序依次往后搜索。一次相关峰检测就是将一符号周期长的扩频采样数据与本地固化的PN码进行乘累加运算。

由于A/D数据缓冲器的容量限制，防止其发生数据溢出，对于两符号周期长的扩频数据，所能进行的相关峰检测次数N受限，即由两符号数据的A/D采样时间和一次相关峰检测所耗时间决定，可用公式表示为：

$N=T_{2\mathrm{symbol}}/T_{\mathrm{filter}}=\frac{2*R_{\mathrm{proc}}}{R_c*N_{\mathrm{sample}}*N_{\mathrm{mac}\_\mathrm{inst}}}---\left(1\right)$

式中T_2symbol表示两符号数据时间，T_filter表示一次相关峰所耗时间，R_proc表示定点DSP处理时钟，R_c表示码片速率，N_sample表示码元的采样倍数，N_{mac_inst}表示相关算法中乘累加所耗的机器指令数。

通过对两符号N子区间进行相位遍历后，选择N个相关峰能量值中最大值，如果超过选定的门限，则记录该值对应的码元相位，DSP由捕获搜索状态转入捕获验证状态。如果都没有超过选定的门限，则记录最后搜索的码元相位，丢弃当前的两符号扩频数据，准备读入下一两符号周期长扩频数据，开始新的搜索循环。新的搜索循环从上一次搜索结束的码元相位处开始，依次进行N次相关峰检测。本捕获搜索策略主要是利用了周期符号间码元相位的一致性，在两符号周期扩频数据窗内滑动本地PN码进行相关峰搜索的，其示意图如图3所示。上述的N次相关峰检测和捕获验证态的判别是由捕获判决单元90来控制完成的。

在本实施例中，同步搜索精度由A/D对扩频码元的采样倍数决定，考虑到采样倍数的增加会增加定点DSP的处理资源负担。因此本实施例中采用4倍采样，即保证一定的同步精度，又防止处理数据量过大。另外，也可以通过改变每次相关峰检测的间隔，来动态调整搜索精度。如每次相关峰检测的间隔可调整为两个码元采样点相位，当采样倍数为4倍时，本方案的同步搜索精度为1/4chip和1/2chip两种。

为了使不同的传感节点在通信时扩频增益可调，可以在定点DSP内预先存储几组不同长度的本地PN码，作为不同修正时域匹配滤波器的抽头系数。不同PN码之间的选取，可以根据网络通信上层协议的要求来选取。本实施例中预先存储了五组PN码，码长分别为：13，63，127，255，511。在已有匹配滤波器方案中，虽然也采用了PN码预先固化，但不利于更改变动。在DSP中，由于程序动态加载的灵活性，可以方便的更改PN码。

为了降低假同步概率，同时不增加太长的额外捕获时间，在进入捕获验证状态后，对所检测到的相关峰进行两次验证：即在下两个连续两符号数据窗对应的相关峰码元相位、超前1/4chip、滞后1/4chip六处进行相关峰验证，即判断在后续对应码元相位处的相关峰是否出现；如只要有一个相关峰超过门限，则记录此时的码元相位，作为码片的同步相位；如没通过验证，即六个验证位置都没有相关峰，则认为是虚警，重新进行捕获。捕获验证如图4所示。

根据上述搜索方式，因为相关峰出现在一符号周期内任何一个N子区间的概率服从均匀分布，概率为$\mathrm{Pc}=\frac{N}{L\_\mathrm{PN}*N_{\mathrm{sample}}},$其中L_PN为当前PN码的长度，在符号的第i个N子区间内出现相关峰所耗的捕获时间为T_2symbol＊i，因此可得最大的同步建立时间为：

$T_{\mathrm{setup}}=\underset{i=1}{\overset{\frac{L\_\mathrm{PN}*N_{\mathrm{sumple}}}{N}+1}{\Sigma }}\mathrm{Pc}*T_{2\mathrm{symbol}}*i+B=\mathrm{Pc}*T_{2\mathrm{symbol}}*(\frac{1}{2}{A}^2+\frac{3}{2}A+1)+B=\frac{3}{2}{T}_{2\mathrm{sumbol}}*(1+A)+B---\left(2\right)$

$A=\frac{L\_\mathrm{PN}*N_{\mathrm{samole}}}{N};$B＝2＊T_2symbol，B为验证所占用的时间；

当同步建立后，由于收发双方的固有频差Δf(振荡器频率稳定度引起)总是存在，接收端同步信号的相位就会逐渐发生漂移，时间越长，相位漂移越大，直至漂移量达到某一准许的最大值，就算失步了。另外由于多普勒频移，噪声干扰等，也会造成码片相位的抖动，因此非常有必要在解扩时进行跟踪和失步检测。

为了进行跟踪和失步检测，需要计算同步保持时间tc，即因为频差存在，经过tc而使得收发端产生ΔT时间漂移的值。ΔT为进行跟踪解扩所容许的最大时间偏移，即码元相位偏移，ΔT_max应根据A/D的码元采样倍数以及码元速率来确定。时间漂移和频差之间的关系如下式所示：

$\frac{\mathrm{\Delta T}}{t_c}=\frac{\mathrm{\Delta f}}{F_0}---\left(3\right)$

本发明中存在固有频差Δf。设最大允许时间偏移为$\mathrm{\Delta T}=T_0/K=\frac{1}{F_0*K},$F₀为码元速率，方案中为4倍采样，所以K＝4。根据公式(3)，在一个符号间隔t_c＝T_symbol时间内，时间偏移为：${\mathrm{\Delta T}}^{\prime }=\frac{\mathrm{\Delta f}*T_{\mathrm{symbol}}}{F_0},$小于一个码片相位$\mathrm{\Delta T}=\frac{1}{F_0*4},$所以在前后两符号时间间隔中，不会因为时间漂移而引起失步。同时还可以计算得，要经过n个符号周期才会产生1/4chip相位偏移，如不进行跟踪调整，则会造成失步。因此可以在DSP内方便利用n值来进行预约性跟踪，从而减少跟踪的运算量和复杂度。

$n=\mathrm{\Delta T}/\Delta T^{\prime }=\frac{\mathrm{\Delta f}*T_{\mathrm{symbol}}}{4}---\left(4\right).$