具有快速输入/输出功能的控制设备及其控制数据的控制方法

摘要

本发明涉及具有快速输入/输出功能的控制设备及其控制数据的控制方法。一种具有快速I/O功能的控制设备用于存储控制程序，并输入待控制对象的状态作为I/O装置的输入数据，按照控制程序执行输入数据的操作，将操作结果作为输出数据输出至I/O装置，用于控制待控制对象，并包括：成批I/O缓冲存储器(201)，具有用于存储I/O装置的输出数据的输出数据寄存器；和成批I/O缓冲存储器控制器(203)，用于控制待写入的输出数据向成批I/O缓冲存储器(201)的写入，该成批I/O缓冲存储器控制器根据控制程序执行电路(14)的控制数据的比较输出，控制输出数据向成批I/O缓冲存储器的写入。

说明书

技术领域

本发明涉及可广泛应用于铁钢厂和造纸厂中以及诸如汽车工业的工业系统和包括给水排水系统的公共系统的控制的控制设备。

背景技术

图1表示传统控制设备100的结构。在控制设备100中，控制程序执行电路114用于处理来自多个I/O(输入/输出)装置200的输入数据，该数据通过I/O接口117和系统总线119输入到控制数据存储器116中的输入寄存器中，其中输入数据用于要在控制程序执行电路114中执行的、存储在控制程序存储器115中的控制程序的执行，其操作结果写到控制数据存储器116中未示出的输出寄存器中。

图2表示相关的数据流。为此，在控制程序执行操作之前，来自输入装置200的输入数据被全部从输入装置200输入到输入寄存器116a，并且，在控制程序执行操作之后，输出寄存器116b中存储的全部数据被输出到I/O装置。该处理被称之为成批I/O。

从而，即使来自输入装置200的输入数据不改变，也会将全部输入数据都输入到输入寄存器116a中；即使输出数据不改变，也会将存储在输出寄存器116b中的全部数据都输出到I/O装置200。

即使对于中等规模的系统而言，控制设备100也具有总数为大约1000个的用于I/O装置200的I/O连接，从而成批I/O会占用大量时间，不能成功地实现控制周期的缩短。

为此，已经披露了一种可编程控制器(参见例如日本专利公开No.3317601)，在控制设备中用于在I/O装置与I/O寄存器之间成批I/O时的数据传输，包括，当执行控制程序时，监视特定序列指令的操作数，并鉴别CPU的执行状态，以在需要数据传输的I/O寄存器上设置数据传输指示标志，并且当在那些I/O寄存器与I/O模块之间进行数据传输时，仅对其上设置了数据传输指示标志的I/O寄存器执行对I/O模块的数据传输，允许根据需要有最小的数据传输率。

上述可编程控制器读取全部的I/O寄存器以检查其传输指示标志的状态。问题是，这样就不能缩短检查无需检查的I/O寄存器上的传输指示标志所需的时间。

另外，在从控制数据存储器读出控制数据并将其上执行的操作结果写回控制数据存储器的读/写指令的情形中，即使操作结果与所读出的控制数据相同，可编程控制器也会无条件地将结果写到控制数据存储器中。问题是，这种操作不能省略不必要的写入。

发明内容

本发明解决了上述问题，并且目的在于提供一种具有快速I/O功能的控制设备，其中，不检查全部I/O寄存器，仅将那些与以前的输入发生改变的输入数据存到输入寄存器中，并且仅将那些与以前的输出数据不同的数据作为控制程序的操作执行结果，从输出寄存器输出到I/O装置，从而可缩短控制设备与I/O装置之间输入数据和输出数据的成批I/O中进行数据传输的时间。

本发明的目的还在于提供一种对具有快速I/O功能的控制设备的控制数据的控制方法，其中，对于操作结果与从控制数据存储器读出的控制数据相同的每个读写指令，停止写阶段指令的执行，从而不写入控制数据，因此可缩短成批I/O中用于控制操作的时间。

为了实现上述目的，根据本发明的第一方面，一种具有快速I/O功能的控制设备用于存储控制程序，并从I/O装置输入待控制对象的状态作为输入数据，按照控制程序执行输入数据的操作，将操作结果作为输出数据输出到I/O装置，用于控制待控制对象，该控制设备包括：控制程序执行部件，用于控制待控制对象；I/O数据接口，将输入数据和输出数据输入到控制设备，并输出到I/O装置；以及系统总线，使控制程序执行部件与I/O数据接口之间互相连接，该控制程序执行部件包括，用于存储控制程序的控制程序存储器，用于临时存储输入数据、输出数键以及控制变量的控制数据存储器，以及控制程序执行电路通过使用存储在控制数据存储器中的输入数据来执行控制程序，控制程序执行电路包括指令寄存器，用于存储从控制程序存储器读出的指令；解码器，用于翻译保存在指令寄存器中的指令；控制数据存储寄存器，用于存储从控制数据存储器读出的操作数的内容；操作部件，根据解码器翻译出的指令操作保存在控制数据存储寄存器中的控制数据；存储操作部件的操作输出的寄存器；控制数据比较器，用于检查操作部件操作前的控制数据，与操作执行之后的数据之间是否存在一致性；以及操作控制器，用来使操作数从控制数据存储器读出到控制数据存储寄存器，并根据控制数据比较器的输出将来自操作部件的输出数据写到控制数据存储器中，其中，如果从控制数据比较器输出了一致性信号，则省略读写指令的写阶段，否则执行全部读写指令。

为了实现上述目的，根据本发明第二方面，在根据第一方面具有快速I/O功能的控制设备中，I/O数据接口包括：成批I/O缓冲存储器，具有用于存储I/O装置的输出数据的I/O数据寄存器；和成批I/O缓冲存储器控制器，用于控制对成批I/O缓冲存储器的写入，如果从控制程序执行电路的控制数据比较器输出一致性信号，则成批I/O缓冲存储器控制器停止将控制数据存储器的输出数据写入成批I/O缓冲存储器，否则允许写入成批I/O缓冲存储器。

为了实现上述目的，根据本发明第三方面，在根据第一方面具有快速I/O功能的控制设备中，I/O数据接口包括：第一缓冲存储器与第二缓冲存储器的组合，用于交替地存储当前控制周期或前一控制周期中从I/O装置读出的输入数据；输入数据比较器，用于比较存储在第一缓冲存储器中的输入数据与存储在第二缓冲存储器中的输入数据；以及输入数据控制器，如果输入数据比较器给出了一致性输出，则输入数据控制器发出在当前控制周期中不将输入数据写入控制数据存储器的指令，否则发出写指令。

根据本发明第四方面，在根据第三方面具有快速I/O功能的控制设备中，所述的输入数据控制器包括地址转换器，用于将输入数据的地址转换成控制数据存储器的输入寄存器的写地址。

为了实现上述目的，根据本发明的第五方面，在根据第一方面具有快速I/O功能的控制设备中，所述的I/O数据接口包括：控制数据存储器，具有第一输出寄存器与第二输出寄存器的组合，用于将当前控制周期或前一控制周期中读出的待输出的输出数据，输出到I/O装置；输出数据比较器，比较存储在第一输出寄存器中的输出数据与存储在第二输出寄存器中的输出数据；输出缓冲存储器，用于存储将要输出到I/O装置的输出数据；以及输出数据控制器，如果输出数据比较器给出了一致性输出，则输出数据控制器发出在当前控制周期中不将输出数据写入输出缓冲存储器的指令，否则发出写指令。

为了实现上述目的，根据本发明的第六方面，一种对具有快速I/O功能的控制设备的控制数据的控制方法，该控制设备用于存储控制程序，并从I/O装置输入待控制对象的状态作为输入数据，按照控制程序执行输入数据的操作，将操作结果作为输出数据输出到I/O装置以控制待控制对象，该控制方法包括以下步骤：判断操作执行前后的控制数据彼此是否一致；如果判断结果为一致，则发出停止执行读写指令的写阶段的指令，否则发出在操作执行之后执行读写指令的写阶段的指令。

附图说明

图1为传统控制设备的配置图。

图2为传统成批I/O中数据流的说明图。

图3为根据本发明具有快速I/O功能的控制设备的配置图。

图4为根据本发明第一实施例的控制程序执行电路的详细配置图。

图5为根据本发明第一实施例，在输出控制数据一致性信号时动作的说明图。

图6为根据本发明第二实施例，说明输出数据的传输的配置图。

图7为在根据本发明的控制设备的成批I/O中数据流的说明图。

图8为根据本发明第二实施例，控制动作的信号的说明图。

图9为根据本发明第二实施例，控制动作的说明图。

图10为根据本发明第二实施例，控制动作的说明图。

图11为根据本发明第二实施例，控制动作的效果的说明图。

图12为根据本发明第三实施例，说明输入数据的传输的配置图。

图13为根据本发明第三实施例，输入数据的传输动作的说明图。

图14为根据本发明第三实施例，控制动作的效果的说明图。

图15为根据本发明第四实施例，说明输出数据的传输的配置图。

图16为根据本发明第四实施例，输出数据的传输动作的说明图。

图17为根据本发明第四实施例，控制动作的效果的说明图。

具体实施方式

下面将参照附图描述本发明的实施例。相同元件用相同附图标记表示。

(第一实施例)

现在将参照图3到图5描述本发明的第一实施例。图3为根据本发明具有快速I/O功能的控制设备的配置图。

在图1中，控制设备1包括：控制程序执行部件1a；I/O数据接口部件1b，用于从/向I/O装置2传送来自待控制对象的输入数据和诸如到致动器的用以操作待控制对象的输出信号；以及系统总线19，用于在控制程序执行部件1a与I/O数据接口部件1b之间实现互相连接。

控制程序执行部件1a被配置成具有：控制程序执行电路14，用于执行控制设备1的控制操作；控制程序存储器15，用于存储待执行的控制程序；控制数据存储器16，用于临时存储来自I/O装置2的输入数据，以及输出数据，并用于存储构成执行控制程序时的控制变量的控制数据；以及局部总线21，用于在它们之间实现互相连接。

换言之，正如此处所使用的，控制数据意指要写入或读出控制数据存储器16，或者构成将由控制程序执行电路14执行的操作对象的操作数的全部数据。

I/O数据接口部件1b被配置成具有：I/O接口17，用于转换诸如从/向I/O装置2传送的信号电平；和I/O控制电路20，用于控制从/向控制程序执行部件1a传送的输入数据和输出数据。

注意，在控制程序执行电路14，控制程序存储器15和控制数据存储器16与系统总线19直接连接的配置中，可省略局部总线21。

现在将参照图4和图5描述控制程序执行电路14。图4为控制程序执行电路14的配置图。

控制程序执行电路14由以下部件组成：指令寄存器148，用于存储从控制程序存储器15读出的指令；解码器149，对保存在指令寄存器148中的指令进行翻译；操作部件141，用于根据所翻译出的指令执行逻辑操作以及数值运算；控制数据存储寄存器144，用于临时存储从控制数据存储器16读出的控制数据；由用于临时存储用于逻辑操作以及数值运算的操作部件141所进行的操作的结果的操作结果存储寄存器145a和用于存储要操作的数据的工作寄存器145b组成的寄存器145；以及控制数据输出寄存器144a，用于临时存储操作部件141的输出数据。

控制程序执行电路14还包括：比较器147，用于在保存在控制数据存储寄存器144中的控制数据与操作部件141所进行的操作的结果数据之间进行比较，以检测在执行操作之后，构成操作的操作数的控制数据的内容与之前是否发生改变；和操作控制器142，其由总线控制电路142a和操作控制电路142b组成，用于控制从控制数据存储器16读出的操作数向控制数据存储寄存器144的传输，以及根据比较器147是否输出一致性信号，控制经由控制数据输出寄存器144a将操作部件141的输出数据从寄存器145写入控制数据存储器16。

现在参照图5描述控制程序执行电路14的动作，此处用IF表示取指令动作，RD为数据读出动作，WD为数据写入动作。

图5(a)表示比较器147在存储在控制数据存储寄存器144中的控制数据与操作部件141所进行的该操作数的操作的结果数据之间进行比较没有检测到一致性信号时的动作。

在此情形中，相继执行的动作为：取指令(IF)，读出其控制数据(RD)，并进一步将读出的控制数据写入控制数据存储器16(WD)。

在检测到一致性信号的情形中，发现存储在控制数据存储寄存器144中的控制数据与操作部件141的操作输出之间没有改变，并且如图5(b)中所示，在读出控制数据之后，操作控制器142执行控制以省略写入(WD)执行周期，从而不执行向控制数据存储器16的写入指令。

从而，在从控制数据存储器16读出并保存在控制数据存储寄存器144中的这些数据中，如果在操作部件141进行的操作的结果数据中，要再次写入控制数据存储器16的指令的操作数没有发生改变，则允许改变为省略其写指令的指令序列，从而可削减掉不必要的写指令原本需要的时间段，从而可缩短控制设备中用于操作的时间。

(第二实施例)

现在参照图6到图11描述本发明的第二实施例。在第二实施例中，用相同附图标记表示与第一实施例的控制设备1中相同的部件，不再重复。

在第一实施例中，在与控制程序执行电路14的执行有关的控制数据中，对于涉及对控制数据存储器16进行读和写的所有操作数，仅在操作前后数据出现一致性的情形中，才省略写入。在第二实施例中，进一步通过操作前后控制数据之间的一致性信号，对从控制数据存储器16向I/O数据接口部件1b和I/O装置2的传输进行控制，从而仅传输该输出数据发生改变的部位，因此能够缩短输出数据的传输时间。

图6表示第二实施例的配置。首先参照图7描述输入数据和输出数据流。如实线箭头所示，从I/O装置2向I/O接口17，然后从I/O接口17向I/O控制电路20的成批I/O缓冲存储器201(在该处存储)，并从成批I/O缓冲存储器201向控制数据存储器16的输入寄存器16a(在该处存储达预先确定的规定控制周期)输入表示未示出的待控制对象的状态的数据。

另外，如虚线箭头所示，在控制程序执行电路14中对输出数据进行操作，并将输出数据存储到控制数据存储器16的输出寄存器16b中，然后存储到I/O控制电路20的成批I/O缓冲存储器201中达预先确定的规定控制周期，并进一步从成批I/O缓冲存储器201经由I/O接口17输出到I/O装置2。

在第二实施例中，将I/O控制电路20配置成使得要从控制数据存储器16的输出寄存器16b传输的数据仅使该当前传输数据相对以前的传输数据发生改变的部位被选择并存储在成批I/O缓冲存储器201中，并且通过预先确定的规定输出周期，将该存储在成批I/O缓冲存储器201中的输出数据输出到I/O接口17。

现在参照图6描述I/O控制电路20的详细配置。I/O控制电路20被配置成具有：用于存储输出数据的成批I/O缓冲存储器201；和成批I/O缓冲存储器控制器203，用于根据是否存在由控制程序执行电路14检测出的一致性信号，控制是否将输出数据写入成批I/O缓冲存储器201中。

此外，成批I/O缓冲存储器控制器203由以下部件组成：门电路203a，用于从控制程序执行电路14接收一致性信号，并通过其输出来控制从控制程序执行电路14输出的输出数据的存储；数据缓冲器203b，用于临时存储输出数据；数据缓冲器203c，用于缓冲表示该一致性信号的改变状态即是否将某一输出寄存器16b的输出数据存储到成批I/O缓冲存储器201中的改变标志，以及当产生一致性信号时将输出数据在成批I/O缓冲存储器201中的地址；以及地址控制电路203d，对于将要写入成批I/O缓冲存储器201中的输出数据的地址和数据进行控制。

如图6中所示，与控制数据存储器16的输出寄存器16b相应，将该改变标志以及发生一致性信号时的输出数据在成批I/O缓冲存储器201中的地址的数据存储器203c的输出分别存储到改变标志寄存器16b1和成批I/O缓冲存储器地址存储区寄存器16b2中。

现在描述成批I/O缓冲存储器控制器203的控制动作。在成批I/O缓冲存储器控制器203中，如果控制程序执行电路14中检测到的一致性信号为不一致，则与控制数据存储器16的输出寄存器16b中存储的输出数据相应，将动作的下述状态存储到改变标志寄存器16b1和成批I/O缓冲存储器地址存储区寄存器16b2中。

图8表示一致性信号的状态及写入动作。在检测到一致性信号“1”的情形中，没有从成批I/O缓冲存储器控制器203向改变标志寄存器16b1和成批IO缓冲存储器地址存储区寄存器16b2输出写入信号(NOP)。

相反，在检测到一致性信号“0”的情形中，即，在不一致的情形中，将写入信号传输给各个寄存器。

图9表示该时序中成批I/O缓冲存储器201的写入动作。一致性信号与改变标志的状态组合共有四种状态。

在一致性信号为“0”并且改变标志为“0”的初始状态，将预置的初始值写入输出寄存器地址存储区和输出寄存器数据存储区中。

然后，在一致性信号为“0”并且改变标志为“1”的情形中，表明以前的输出数据中已经发生了改变，输出寄存器地址存储区中已经抽取了之前存储在成批I/O缓冲存储器地址存储区寄存器16b2中的地址，并且将所抽取的地址从地址控制电路203d写入成批I/O缓冲存储器201。

从而，在输出数据第一次发生改变时，即，除一致性信号为“0”且改变标志为“0”的情形之外，也在某一输出寄存器的输出数据在程序执行期间已被多次更新、再次改变数据的情形中，即，在一致性信号为“0”并且改变标志被设置为“1”的状态下，将地址写到成批I/O缓冲存储器201中以前进行写入的相同地址上。

在一致性信号为“1”且改变标志为“0”的情形，以及一致性信号为“1”且改变标志为“1”的情形中，即，在输出数据一致、与前次的输出数据并无不同的情形中，成批I/O缓冲存储器201没有从地址控制电路203d接收写指令。

参照图10描述上面的控制动作，其中用IF表示取指令动作，RD为数据读出动作，WD为数据写入动作的阶段。

图10(a)表示控制程序执行电路14已经读取了控制程序(s1)，并执行了所读出的控制数据(s2，s3，s4)，导致检测到一致性信号(s5)的状态。在此情形中，由于检测到一致性信号，通过该动作，流程前进到下一程序。

图10(b)表示在没有检测到一致性信号(s5)时I/O控制电路20的动作。

在此情形中，由于操作结果与前次不同，从控制数据存储器16读出改变标志(s6)和输出寄存器地址存储区(s7)，并将所读出的地址从地址控制电路203d输出到成批I/O缓冲存储器201(s8)，在该处写入数据缓冲器203b的数据。

图11表示在如上所述构成的实施例中，输入数据的传输时间的缩短效果。对于成批I/O动作来说，尽管在传统的动作中，如图11(a)中所示，将所有数据从输出寄存器传输到成批I/O缓冲存储器，此时，如图11(b)所示，按照局限于与前一控制周期中的操作输出不同的地址的输出数据的方式进行传输，允许减少与减少的数据量相应的时间ΔTo1。

即，可将不多于其内容由于操作而改变的控制数据输出到I/O装置2，能够缩短进行成批I/O所需的时间，允许提供具有快速I/O功能的具有缩短的控制周期T的控制设备。

注意，在控制程序执行部件1a或I/O数据接口部件1b中预先设定的未示出的控制周期可以为同步的相同控制周期或异步的不同控制周期，只要其短但能根据需要对待控制对象进行控制即可。

(第三实施例)

现在参照图12到图14描述本发明的第三实施例。在第三实施例中，与图3到图5中所示第一实施例的控制设备1中相同的部件用相同附图标记来表示，并不再重复。

在第二实施例中，检测指令序列操作之前的操作数与操作之后的数据之间是否存在一致性，以控制数据从控制数据存储器16向I/O数据接口部件1b和I/O装置2的传输，并且仅传输输出数据的改变部位，能够缩短输出数据的传输时间。在第三实施例中，比较前次输入数据与本次输入数据，在图7中实线所示的要从I/O控制电路20传输给控制数据存储器16的全部输入数据中，仅传输改变的输入数据，从而可缩短传输时间。

图12表示第三实施例的配置。在第三实施例中，将I/O控制电路20配置成具有：成批I/O缓冲存储器201A，用于从数据从I/O接口17传输的输入数据，将前一控制周期中执行程序时的输入数据和当前控制周期中执行程序时的输入数据交替地存储到不同存储器中；比较器205，用于比较当前输入数据与前一输入数据；以及输入数据控制器206，根据比较器205是否存在一致性信号，将待传输到控制数据存储器16中的输入数据临时存储。

现在描述I/O控制电路20的详细配置。成批I/O缓冲存储器201A由一对与从I/O接口17传输的输入数据的地址和数据关联的输入缓冲存储器A 201Aa和输入缓冲存储器B 201Ab组成，因为它们可通过指令而发生切换，以预置的控制周期交替地接收输入。

比较器205读取并比较当前时间要写入任一输入缓冲存储器中的输入数据与前一时间写入其中的输入数据，并且当输入数据彼此一致时，将一致性信号输出给输入数据控制器206。

输入数据控制器206由FIFO(先进先出)式的存储器206a和地址转换器206b组成，其中，存储器206a用于相继存储从I/O接口17传输的输入数据，使其地址和数据处于一种相对应的方式，地址转换器206b将要存储在存储器206a中的地址转换成控制数据存储器16的写地址。

当比较器205的结果是不一致时，输入数据控制器206将输入数据存储到存储器206a中，并且通过规定的控制周期，仅将不一致的输入数据传输给控制数据存储器16。

图13表示这些动作的时序图。在到输入缓冲存储器A 201Aa的写入数据(s2)与来自输入缓冲存储器B 201Ab的读出数据(s3)不一致时(s4)，将写入信号(s5)从比较器205输出至存储器206a，在该处写入该输入数据。

图14表示在如上所述构成的本实施例中，输入数据的传输时间的缩短效果。相对于图14(a)中所示成批I/O中全部I/O数据的控制周期T内的传输动作，如图14(b)所示，此时通过I/O控制器206仅将改变的输入数据传输给控制数据存储器16，与从成批I/O缓冲存储器传输所有输入数据相比，可将传输时间缩短ΔTi。

(第四实施例)

现在参照图15到图17描述本发明的第四实施例。在第四实施例中，用相同附图标记表示与图3到图5中所示第一实施例的控制设备1中相同的元件，不再重复。

在第三实施例中，通过操作前的控制数据与操作后的数据之间的一致性信号，控制从控制数据存储器16到I/O数据接口部件1b和I/O装置2的数据传输，以仅传输输出数据中改变的部位，可缩短输出数据的传输时间。在第四实施例中，将控制程序执行电路14的前一控制周期中控制操作的结果与当前控制周期中控制操作的结果存储到一对用于进行交替存储的输出寄存器中，并比较前一操作结果与当前操作结果，仅将不一致的输出数据写入输出缓冲存储器，从而简化了从控制数据存储器16向I/O装置2的传输。

图15表示第四实施例的配置。在第四实施例中，将控制数据存储器16设计成具有一对输出寄存器16e和输出寄存器16f，用于以控制周期通过系统总线19交替地存储控制程序执行电路14的控制操作输出。

现在，假设描述被配置具有系统总线19和局部总线21的总线系统仅由系统总线19组成的情形。

I/O控制电路20被设计成具有：比较器208，用于读出并比较当前写入任一输出寄存器中的输入数据与以控制周期前次写入另一输出寄存器的输出数据；输出数据控制器209，用于临时存储通过比较器208的输出判断与前次控制周期中的输出发生改变的输出数据；以及成批I/O缓冲存储器210，用于存储保存在输出数据存储器209中的输出数据。

现在描述输出数据控制器209的详细配置。输出数据控制器209由FIFO式的存储器209a和地址转换器209b组成，其中，当通过比较器208的输出判断以预置控制周期存储在输出寄存器16e和输出寄存器16f中的输出数据得知当前输出数据与前一输出数据彼此不同(不一致)时，存储器209a用于存储当前输出数据的地址和数据，地址转换器209b将要存储在存储器209a中的地址数据转换成成批I/O缓冲存储器210的地址。

换言之，在比较器208a具有不一致输出的情形中，将存储器209a中的输出数据写入成批I/O缓冲存储器210，从而仅将不一致的输出数据以预定的控制周期从控制数据存储器16传输给I/O控制电路。

图16表示这些动作的时序图。在通过比较器208比较到输出寄存器16e的写入数据(s2)与来自输出寄存器16b的读出数据(s3)，并且一致性信号(s4)为不一致时，将写入信号(s5)输出至存储器209a，从而将输出数据写入成批I/O缓冲存储器210中。

图17表示在如上所述设计的第四实施例中，输出数据的传输时间的缩短效果。相对于图17(a)中所示成批I/O中全部I/O数据的控制周期T内的传输动作，如图17(b)中所示，仅将改变的输出数据从控制数据存储器16的输出寄存器传输给成批I/O缓冲存储器210，可将传输时间缩短ΔTo2。

虽然具体描述了本发明的优选实施例，但该描述仅是为了例示目的，应当理解，在不背离所附权利要求书的范围的情况下可作出改变和变型。