使用选择性电源选通来降低功耗的设备和方法

摘要

一种用于降低基于晶体管的电路的功耗的方法(200)，该方法包括：接收(230)低功率模式指示；响应基于晶体管的电路的复位值和在接收低功率模式指示之前基于晶体管的电路的状态，确定(240)是否向基于晶体管的电路的至少一部分供电，并有选择地向基于晶体管的电路至少一部分供电(250)。一种用于降低基于晶体管的电路(100)的功耗的设备(200)，该设备连接到所述基于晶体管的电路，并且适合于接收低功率模式指示，其中该设备包括：用于响应在接收低功率模式指示之前基于晶体管的电路的状态，确定是否向基于晶体管的电路的至少一部分供电的装置(38)；以及用于电源选通的装置(40，42)，其适合于响应该确定有选择地向基于晶体管的电路的至少一部分供电。

说明书

技术领域

本发明涉及用于降低基于晶体管的系统的功耗的设备和方法。

背景技术

移动设备，例如但不限于，个人数据装置、移动电话、无线电、寻呼机、笔记本电脑等，都要求在再次充电之前运行比较长的时间。这些移动设备通常包括一个或多个处理器以及多个存储模块和其它外围设备。

基于晶体管的设备的功耗很大程度上受流过晶体管的泄漏电流的影响。泄漏电流响应于多个参数，包括晶体管的阈值电压(Vt)、晶体管的温度等。具有较高Vt的晶体管相对较慢，但却具有较低的泄漏电流，而具有较低Vt的晶体管相对较快，但却具有较高的泄漏电流。

为了减少移动设备的功耗，提出了多种功耗控制技术。第一种技术包括降低移动设备的时钟频率。第二种技术被称为动态电压缩放(DVS)或另称为动态电压和频率缩放(DVFS)，包括响应处理器的运算负荷要求(还被称为吞吐量)，改变提供给处理器的电压及改变提供给处理器的时钟信号的频率。较高的电压电平与较高的操作频率和较高的运算负荷相关联，但也与较高的能耗相关联。

第三种技术使用了多米诺电路，其包括高阈值电压晶体管和低阈值电压晶体管两种。Kursun等人的美国专利申请2004/0008056(将其结合在此作为参考)公开了一种多米诺电路，配置其以便例如借助于限制在电源转换期间所消耗的能量来减少功耗。

还有另一种技术是基于产生堆积效应(stack effect)，包括关闭多个彼此串联连接的同一类型的晶体管。De等人的美国专利6169419(将其结合在此作为参考)公开了一种使用晶体管堆积效应来减少待机泄漏电流的方法和设备。De描述了一种逻辑电路，其具有上拉通路和下拉通路。

日益迫切地需要找到用于减少集成电路的功耗的有效设备和方法。

发明内容

本发明公开了一种如在所附权利要求中所述的用于减少基于晶体管的电路的功耗的方法和设备。

附图说明

由以下结合附图的详细说明，将会更充分地明白和理解本发明，附图中：

图1示出了根据本发明实施例的系统；

图2是根据本发明实施例的设备的原理图；

图3是示出根据本发明实施例的各种信号的时序图；及

图4-5是根据本发明不同实施例的，用于减少功耗的方法的流程图。

具体实施方式

应注意，尽管以下的实例涉及MOSFET晶体管，但这不是必须的，用其它工艺制造的晶体管都能够以参考电路来代表。

术语“基于晶体管的电路”指代这样的电路，其包括一个或多个晶体管并可以包括各种逻辑门、存储器电路等。

以下实例涉及待机模式及另一个高功率模式，并涉及基于晶体管的电路的复位状态。应注意，通过加以必要的变更，本方法能够用于具有以不同功耗级别为特征的多个操作模式的集成电路。

通过加以必要的变更，本发明还能够用于这样的集成电路，即，其中当进入一个特定操作模式时(或者就要进入所述模式之前)，产生控制信号，例如但不限于复位信号，并且其中该控制信号能够影响基于晶体管的电路的状态。还应注意不同的基于晶体管的电路可以接收不同的操作模式指示信号。

短语“复位状态”指代当进入高功率模式时，基于晶体管的电路的输出信号值。

本发明提供了一种方法，用于有选择地将电源提供给存储器电路，其中该选择是响应于所述存储器电路在进入低功率模式之前的状态。

图1是根据本发明的实施例的系统(如集成电路)10的示意图，其包括各种设备，每一个都可以包括大量节能设备12。

系统10包括各种设备，例如通用处理器12、I/O模块14、存储器单元16、外围设备18、数字信号处理器(DSP)20。这些设备通过多条线路和总线彼此相连，并从一个或多个源，例如时钟信号源11和电压源15，接收时钟信号和供电。

根据本发明的实施例，时钟信号源11和电压源15还连接到同步控制单元13，其使时钟频率和所供电压之间相匹配，以避免提供给设备的电压过低而不能支持时钟信号的时钟频率的情况。当改变集成电路的操作模式并使用DVFS技术时，该匹配是有用的。

通常，系统10包括多条总线和线路，系统10的各种设备能够连接到同一总线，但这不是必须的。为了便于解释，图1示出了一个系统，其对于设备12、14、16、18和20是通常的。

应注意，系统10可以具有多种结构，在图1中所示的设备只表示应用了电源选通技术的系统的一个示范性结构。通常，系统10被包括在移动设备内，例如移动电话内。

现代集成设备，如处理器12和DSP 20，能够包含上百万个晶体管。系统10，或至少它的一些设备(例如处理器12和DSP 20，但不限于此)能够在多种操作模式下运行，包括低功率模式，例如空闲模式或待机模式，但不限于此。在待机模式期间，希望减少设备的功耗，尤其是鉴于在所述模式期间加到所述设备上的低运算负荷的情况。

通常，一旦系统10或它的一个设备决定进入待机模式(为了解释的方便，假定处理器12做出该决定)，其发出待机(STANDBY)信号，表示其进入(或将要进入)此类低功率模式。应注意设备能够发出局部待机(STANDBY)信号及全局待机(STANDBY)信号，也能发出激活(ACTIVE)信号而不是待机(STANDBY)信号，或发出二者的组合。为了简化解释，假定一旦设备进入低功率模式(或就在进入此类模式之前)，其就声明(assert)待机(STANDBY)信号，并且一旦其退出低功率模式，就否定(negate)所述信号。

还假定在一些情况下(例如，当低功率模式是待机模式)，当退出低功率模式时，设备声明复位(RESET)信号。如上所述，该信号可以是全局信号、局部信号等。通常，一旦设备被开启，就声明复位(RESET)信号。

借助于使用电源选通技术，系统10能够关闭多个基于晶体管的电路，例如存储器电路、逻辑门等，但不限于此，这样就减少了在待机模式期间消耗的功率。在一些情况下，实际上整个存储器电路被关闭，但在其它情况下，仅一部分存储器电路被关闭。

通常，多个晶体管或基于晶体管的电路的状态受复位信号影响。通常此类基于晶体管的电路接收复位(RESET)信号或所述信号的派生物，或者连接到影响甚至决定其状态的电路，例如上拉电路或下拉电路，但不限于此。

根据本发明的实施例，如果其复位状态等于其进入待机模式前的状态，则可以关闭基于晶体管的电路而不丢失信息。换句话说，通过响应已知的复位状态及响应进入待机模式之前基于晶体管的电路的状态来执行电源选通，能够减少功耗。

图2示出了根据本发明实施例的基于晶体管的逻辑电路，例如触发器100，和节能设备200。

设备200包括确定电路，例如第二NAND门38，其适合于响应在接收到低功率模式指示之前触发器100的状态，确定是否向触发器100的至少一部分供电。设备200还包括电源选通电路，例如晶体管40和42，其适合于响应该确定，有选择地向基于晶体管的电路的至少一部分供电。

适宜地，设备200包括复位电路，例如NOR门30，其适合于影响基于晶体管的电路的复位状态。根据本发明的实施例，NOR门30对接收到低功率模式指示之前触发器100的状态做出响应。

触发器100包括两个串联连接的寄存器单元。在待机模式期间，有选择地关闭第二寄存器单元，而在待机模式期间关闭第一寄存器单元。

第一缓冲器20的一个输入节点构成了触发器100的输入节点。第一缓冲器20的输出连接到第一和第二反相器22，该第一和第二反相器彼此并联连接使得一个反相器的输入连接到另一个反相器的输出。这两个反相器22连接到第三反相器24，该第三反相器又连接到第二缓冲器26。第二缓冲器26的输出连接到第一NAND门32的第一输入。第一NAND门32的输出连接到第四反相器34和第五反相器36。第五反相器36的输出连接到第一NAND门32的第一输入和第二NAND门38的第一反相输入。连接第二NAND门38的第二输入以接收低功率模式指示，例如信号PG 92。第二NAND门38的输出连接到PMOS晶体管40的栅极，晶体管40连接在电源V_DD92和触发器100的各种部件(例如第四和第五反相器34和36及第一NAND门32)之间。第二NAND门38的输出信号(PGSW 94)提供给NOR门30的第一输入。NOR门30的第二输入接收反相复位(RESET)信号(RESET_90)。NOR门的输出连接到第一NAND门32的第二输入。

各个缓冲器20和26接收CLK信号86和反相CLK信号(CLK_84)。借助于将时钟信号和反相低功率模式指示(PG_80)提供给NOR门(未示出)来产生CLK_84。

NOR门30、第二NAND门38和PMOS晶体管40提供一个反馈回路，其控制向第二寄存器单元供电。当RESET_90是1时，其促使触发器100的输出为0，这样如果在进入待机模式之前触发器100的状态为0，就能够在待机模式期间关闭触发器100。

图3是根据本发明实施例的方法200的流程图，该方法用于减少一个或多个基于晶体管的电路的功耗。适宜地，基于晶体管的电路是存储器电路，其包括一个或多个寄存器单元。应注意，方法200通常用于包括多个基于晶体管的电路的环境中，但其也能够用于减少单独一个基于晶体管的电路的功耗。

方法200以步骤210开始，其提供一个或多个基于晶体管的电路。

步骤210的后面是步骤215，其估算在进入低功率模式之前基于晶体管的电路的状态。

步骤215的后面是步骤220，其配置一个或多个基于晶体管的电路的复位状态以减少功耗。适宜地，这个步骤包括配置复位电路，以便增加一个或多个基于晶体管的电路的复位状态等于进入低功率模式之前其相应的状态的概率。该配置可以包括设计上拉通路或下拉通路，及确定当进入低功率模式时与退出此模式时提供给基于晶体管的电路的信号。该确定能够用现有技术的仿真和分析工具来进行。

适宜地，节能包括在低功率模式期间关闭至少一部分的基于晶体管的电路。例如，在低功率模式期间，能够关闭触发器的第一寄存器单元，同时有选择地关闭第二寄存器单元，这依赖于其复位值和进入低功率模式之前的其实际状态。

适宜地，被关闭的基于晶体管的电路的特定数量超过基于晶体管的电路总数的一半。

参照在图2中提出的实例，由接收RESET_90的NOR门30确定复位状态。

步骤220的后面是步骤230，其接收低功率模式指示。参照在图2中提出的实例，PG 92的否定状态表示进入待机模式。

步骤230的后面是步骤240，其响应基于晶体管的电路的复位值和接收到低功率模式指示之前的基于晶体管的电路的状态，确定是否向基于晶体管的电路的至少一部分供电。步骤240通常包括向电源选通电路提供反馈信号，其代表基于晶体管的电路的状态。参照在图2中提出的实例，由连接到PMOS晶体管40栅极的第二NAND门38做出该确定。

步骤240的后面是步骤250，其响应该确定，有选择地向基于晶体管的电路的至少一部分供电。参照在图2中提出的实例，第二NAND门38的输出值确定是否向触发器100的第二寄存器单元提供电压。在待机模式期间，触发器100的第一寄存器单元被关闭。

图4是根据本发明实施例的方法300的流程图，该方法用于减少一个或多个存储器电路的功耗。

方法300以步骤310作为开始，其提供一个或多个存储器电路。

步骤310的后面是步骤320，其接收低功率模式指示。参照在图2中提出的实例，PG 92的否定表示进入待机模式。

步骤320的后面是步骤330，其响应在接收低功率模式指示之前存储器电路的状态，确定是否向存储器电路的至少一部分供电。参照在图2中提出的实例，在待机模式期间，触发器100的第一寄存器单元被关闭，而第二寄存器单元可以响应其在进入低功率模式之前的状态来接收电能。

步骤330的后面是步骤340，其响应该确定，有选择地向存储器电路的至少一部分供电。

根据本发明的各种实施例，方法300可以包括这样的步骤，即，配置一个或多个存储器电路的复位状态，以便减少功耗。为了解释的方便，该步骤没有在图4中示出。

本领域普通技术人员会想到在此所述内容的变化、修改及其它实现，而不脱离本发明所要求的精神和范围。因此，本发明不是由前述的说明性描述来限定，而是由所附的权利要求的精神和范围来限定。