电流控制全平衡差分式电流传输器

摘要

本发明涉及一种差分式电流传输器，特别是一种具有电控性的能较好地抑制共模信号的CMOS第二代电流传输器。一对电压差分输入端Y

说明书

技术领域

本技术涉及一种差分式电流传输器，特别是一种具有电控性的能有效抑制共模信号的CMOS第二代电流传输器，属于模拟集成电路领域。

背景技术

第二代电流传输器(second generation current conveyor，CCII)是由A.S.Sedra和K.C.Smith在1970年提出的一个电路方块。图1为第二代电流传输器的电路符号，如图1所示，第二代电流传输器有一个电流输入端X，一个电压输入端Y，一个正向电流输出端Z₊，一个反向电流输出端Z_-。该第二代电流传输器的传输特性如下所示：

(1)Y输入端为高阻抗输入端，其输入电流为零，I_Y＝0；

(2)Y输入端施加电压V_Y，则X端的电压等于该输入电压，V_X＝V_Y；

(3)正向电流输出端的电流I_z+的大小和方向与X端的输入电流一致I_Z+＝I_X；

(4)反向电流输出端的电流大小与X端的输入电流相等，但方向相反，I_Z-＝-I_X。

由上述特征可知，第二代电流传输器CCII能利用输入电流控制输出电流，或是利用输入电压V_Y控制输出电压V_X，因此第二代电流传输器广泛应用于各种连续时间信号的处理中。然而，在模拟-数字混合电路中，由于容易产生非理想信号，而且因时钟信号的馈送和电荷的注入使数字电路模块产生噪声。该噪声不仅影响数字电路模块，而且通过衬底串扰、电路耦合等方式影响模拟电路部分和射频电路部分，而第二代电流传输器不能提供很好的抑制干扰信号能力，另外，它也不能通过外加电流来控制其端口特性，即不能通过外加的偏置电流或电压来调整CCII的参数，从而使得第二代电流传输器及其构成的滤波器等电路的应用受到了很大的限制。

发明内容

有鉴于此，本发明所要解决的问题是提供一种工作于模拟-数字混合电路中，能有效地抑制共模信号和噪声且具有电控性的新型第二代电流传输器。该电流传输器输器的两个输入端Y与X之间的电压电流关系具备电控特性，从而使得由它构成的电流模式滤波器的参数(品质因数及固有频率)具有电子调谐特性，所设计的电路可以完全地抑制共模信号，方便地控制电路参数，并具有低电压低功耗特性，在简化结构、降低功耗、扩展频域，噪声抑制等方面都有很好的作用。

为了实现上述目的，本发明提出一种新型的第二代电流传输器：CMOS电流控制全平衡差分式电流传输器，该传输器具有两对电压差分输入端Y₁、Y₂和Y₃、Y₄，均具有高输入阻抗，一对差分电压跟踪端X₊，X_-，一对同相电流输出端Z₁₊、Z₂₊，一对反相电流输出端Z_1-，Z_2-。因为该电路应具有电控性，即通过调整该电路的偏置电流I_B可以控制X端电压与Y端电压的关系，因此该电路还有一个偏置电流控制端。该FBCCCII的端口特性可由下式表示：

V_X+＝V_Y3+(V_Y1-V_Y2)+I_X+·R_X

V_X-＝V_Y4-(V_Y1-V_Y2)+I_X-·R_X         (1)

I_Z1+＝I_Z2+＝I_X+

I_Z1-＝I_Z2-＝I_X-                    (2)

其中，R_X＝V_T/(2I_B)，表示X₊端和X_-端的控制电阻，在室温下，V_T＝26mv。在使用时，将Y₃、Y₄均接地，使得V_Y3＝V_Y4＝0，这样V_X+与V_X-为大小相等，方向相反的差分电压。

附图说明

图1是第二代电流传输器的电路符号。

图2是本发明电流控制全平衡差分式电流传输器的电路符号。

图3是本发明的主体结构示意图。

图4是本发明的具体电路设计图。

具体实施方式

图2为电流控制全平衡式电流传输器的电路符号，包括两对高阻抗的差分电压输入端Y₁～Y₄，两个电压跟踪端X₊、X_-，一对同相电流输出端Z₁₊、Z₂₊，一对反相电流输出端Z_1-，Z_2-，及一个电流控制端。由于关系 $>>>R>x>>=>>>V>T>>>2>>I>B>>>>>s>的存在，该电流控制端可控制电流输入端的寄生电阻R$_x，进而控制X端和Y端的电压电流关系。其传输特性如式(1)、(2)所示。

图3为本发明的主体结构示意图，该电路由主要包括以下四个部分：(1)由差分对管组成的差分电压输入电路，实现差分输入电压的运算。(2)反馈电路，精确跟踪差分输入级的差分电压。(3)两个跨导线性环，实现电压传送的作用。(4)电压取样电路，取自差分电压输入级的正相输出电压和反相输出电压，并生成一个共模输出电压V_m。(5)共模反馈电路，用来稳定共模信号，抑制共模电压的漂移。V_RCM为共模参考电压，将它与共模输出电压进行比较可得到一个误差信号，用该误差信号控制差分电压输入级的输出电流，从而使得共模输出电压稳定在参考电压V_RCM上，如果选择V_RCM＝0，则共模输出电压为0。

图4为CFBCCII的具体电路实现图，整个电路由CMOS晶体管和电阻，电容构成。其中，M₁～M₆组成三对差分对管，M₁₉～M₂₁为三对差分对管的负载。M₃₃、M₄₅与M₃₄、M₁₃组成两对负反馈电路，使得图中D、G点的电压能精确的跟踪差分输入级的电压差。设三对差动输入级的器件参数完全对称，则有：

由图4，可得：

I_M3+I_M4＝I_M10

I_M1+I_M2＝I_M11

I_M5+I_M6＝I_M12                                                 (3)

其中，I_Mi(i＝1～46)分别表示M_i的漏源电流，下同。

因为M₁₀～M₁₂为电流镜，所以有：I_M10＝I_M11＝I_M12               (4)

又因M₁₉～M₂₁构成电流镜，所以有：I_M1+I_M4＝I_M3+I_M6＝I_M2+I_M5(5)

由式(3)～(5)得：I_M1＝I_M3＝I_M5 I_M2＝I_M4＝I_M6                (6)

设图中得MOS管工作于饱和状态，MOS管的漏极电流I_M与栅源电压之间的关系为：

I_M＝(K′W/2L)(V_GS-V_T)²                                      (7)

其中K′为跨导参数，W、L为沟道宽度和长度，V_T为阀值电压。如果M₁～M₆的沟道尺寸相同，由式(6)、(7)可得：

V_GS1＝V_GS3＝V_GS5    V_GS2＝V_GS4＝V_GS6                         (8)

根据式(8)和图三所示电路，有：

V_Y1-V_A＝V_D-V_B＝V_Y4-V_C

V_Y2-V_A＝V_Y3-V_B＝V_G-V_C                                     (9)

其中V_D、V_G分别为图中D、G两点的电压。由式(9)可解出：

V_D＝V_Y3+(V_Y1-V_Y2)

V_G＝V_Y4-(V_Y1-V_Y2)                                            (10)

两个跨导线性环M₂₃～M₂₆、M₃₅～M₃₈构成电压传送电路，将D、G两点的电压传送到X₊和X_-端，即分别实现式(1)所示的关系。M₈～M₁₄及M₄₅构成一个电流镜电路，该电流镜一方面通过M₁₀～M₁₂分别向差分对管三个相等的偏流I_B，另一方面通过M₉、M₁₄分别向两个跨导线性环提供下偏置电流。M₁₇～M₂₂构成另一电流镜，其电流与I_B相等，M₁₈、M₂₂分别提供两个跨导电路的上偏置电流。M₂₇～M₃₂、M₃₉～M₄₄分别组成同相、反相电流传送电路，实现式(2)所示的关系。具体分析如下：

当跨导线性环的各晶体管都工作在饱和区，且忽略体效应时，有

$>>>I>>M>23>>>=>>k>n>>>>W>23>>>L>23>>>>>(>>V>>GS>23>>>->>V>Tn>>)>>2>>>s>$

$>>>I>>M>24>>>=>>k>n>>>>W>24>>>L>23>>>>>(>>V>>GS>24>>>->>V>Tn>>)>>2>>>s>$

(11)

$>>>I>>M>25>>>=>->>k>p>>>>W>25>>>L>25>>>>>(>>V>>GS>25>>>->>V>Tp>>)>>2>>>s>$

$>>>I>>M>26>>>=>->>k>p>>>>W>26>>>L>26>>>>>(>>V>>GS>26>>>->>V>Tp>>)>>2>>>s>$

(12)

以及V_GS23＝V_GS24-V_XD       (13)

    V_GS25＝V_GS26-V_XD       (14)

    I_M24＝-I_M26＝I_B       (15)

其中，k_n、k_p分别为NMOS与PMOS晶体管的的跨导系数，V_Tn、V_Tp为阀值电压，W_i与L_i对应各管的宽长比，V_GS代表晶体管的栅源电压。由式(11)～(15)可得：

$>>>I>x>>=>->>I>>M>23>>>->>I>>M>25>>>=>>(>>>>W>25>>>L>26>>>>>W>26>>>L>25>>>>->>>>W>23>>>L>24>>>>>W>24>>>L>23>>>>)>>>I>B>>+>>(>>k>p>>>>W>25>>>L>25>>>->>k>n>>>>W>23>>>L>23>>>)>>>>V>XD>>2>>>s>$

$>>+>2>>(>>>W>23>>>L>23>>>>>>>k>n>>>L>24>>>>W>24>>>>->>>W>25>>>L>25>>>>>>>k>p>>>L>26>>>>W>26>>>>)>>>>I>B>>>>V>XD>>·>·>·>>(>16>)>>>s>$

适当设计晶体管的宽长比使

$>>>>W>23>>>L>23>>>=>>>k>p>>>k>n>>>·>>>W>25>>>L>25>>>>s>$ >>>>W>24>>>L>24>>>=>>>k>p>>>k>n>>>·>>>W>26>>>L>26>>>·>·>·>>(>17>)>>>s>$$

并设定 $>>>R>x>>=>>>(>4>>>W>25>>>L>25>>>>>>>k>p>>>L>26>>>I>B>>>>W>26>>>>)>>>->1>>>·>·>·>>(>18>)>>>s>$

则式(16)可简化为 $>>>I>x>>=>>>R>x>>>->1>>>·>>V>XD>>·>·>·>>(>19>)>>>s>$

共模反馈电路由M_C1～M_C7以及两个相等的电阻(R₁)、两个相等的电容(C₁)构成，包括以下几个部分：一个电压采样电路，一个差分放大器及反馈网络。电压采样电路用于检测共模电平，采用电阻分压的结构，以两个参数相同的晶体管M_C1、M_C2为核心，结合两个电阻和电容构成，并由两个相等的电流源 $>>>I>C>>=>>1>2>>>I>B>>>s>提供偏置电流。差分输入级的两个输出电压V$_D、V_G由采样电路的两个晶体管的栅极输入，得到共模电压V_m，其值由下式给出： $>>>V>m>>=>>>>V>D>>+>>V>G>>>2>>.>>s>该共模电压被送至差分放大器的输入端，其另一输入端接入共模参考电压V$_RCM，这里设为0，将共模电压V_m与共模参考电压V_RCM进行比较，并输出误差电流。反馈网络一端与差分放大器相连，另一端接差分输入级的D、G两点，将反馈结果送至输入端。共模反馈电路的工作原理如下：在理想情况下，即差分输入级的两个输出电压V_D＝V_G时， $>>>V>m>>=>>>>V>D>>+>>V>G>>>2>>=>0>,>>s>此时，V$_m＝V_RCM，尾电流I_B一分为二，这样，一个大小为的电流流经M_C3、M_C5，M_C6、M_C7，到达D、G两点，整个电路得到了合适的偏置；考虑另一种情况，当|V_D|＞|V_G|时， $>>>V>m>>=>>>>V>D>>+>>V>G>>>2>>>>0>,>>s>M$_C5的电流增大，M_C6和M_C7中的电流也将增大，这使得差分输入级的两个输出端D、G两点的电压减小，由于V_D、V_G一正一负，其结果就变成|V_D|减小，而|V_G|增大，直到V_D＝V_G，共模电压V_m回到0。反之，当|V_D|＜|V_G|时，环路将使V_m与M_RCM相等。因此，不管输入电压如何人变化，共模电压都始终保持为0。极大地抑制了共模信号，扩宽了输入信号范围。