一种应用于数字信号处理器的高速仿真器及其操作方法

摘要

本发明公开了一种应用于数字信号处理器调试系统的仿真器及其操作方法。该仿真器通过PCI板卡与调试主机互联。通过JTAG接口与目标处理器互联。内部包含了接口控制逻辑，以及主控器单元。主控器单元包含了DMA控制器逻辑和宏指令解析逻辑。通过使用DMA操作，可很大的提高调试数据的交互速度和仿真速度。使用宏指令解析操作方便了调试主机的仿真软件开发以及增强了更多的仿真调试功能。

说明书

技术领域：

本发明涉及一种新型结构与功能的数字信号处理器，特别涉及一种应用于16位数字信号处理器的且具有DMA功能的高速仿真器。

背景技术：

众所周知，数字信号处理器(DSP)是专业化程度很高的MCU(微控制器)，其结构适合于以尽量快的速度运行数目较少的专用指令和专项操作。高速执行能力是数字环境下对实时模拟信号进行处理所必需的，而DSP正适合于这些运算。

作为数字信号处理器全套开发系统的一个关键部分，仿真调试系统的作用举足轻重。如图1所示，它是构成一个数字信号处理器标准开发环境的基本组件之一。基于一个DSP的仿真调试系统，软件程序开发人员可以方便简单快速有效的调试其软件系统程序，这对于DSP的应用开发是极其重要的辅助功能之一。一个DSP系统中的仿真调试系统是不可或缺的。而仿真调试系统的应用在一定意义上更多的决定了DSP系统开发人员对不同的DSP系统平台的选择。一个功能强大，使用简单的调试系统可以极大的促进DSP系统的开发效率和开发周期，从而加强了该DSP系统的生命力。

仿真系统的开发，是一个完整的处理器应用系统开发的重要环节，其主要的技术环节要求在于以下几点：

1.仿真器的匹配度。仿真器用于处理器系统开发，要连接处理器硬件系统和集成开发环境软件系统，因此软硬件的匹配度对仿真器开发是相当重要的。

2.仿真器稳定性。一个稳定运行的仿真器是一个处理器开发系统的一个重要也是基本的要求。

3.仿真器性能。仿真器的性能主要体现在仿真器调试功能的支持，仿真速度等性能要求上。

4.使用便宜性。仿真器的使用操作上也要求简单易用，可操作性强，同时系统兼容性强等特点。

目前较多采用的仿真器的仿真模式较为简单，一般采用的做法是由仿真主机完成全部的调试操作解析，细化到最终的调试指令操作，然后通过仿真器将调试指令发送到目标数字信号处理器中完成调试，而仿真器的作用即是将仿真主机发送的调试指令转换为一般的调试接口JTAG接口协议信号，本身并不具备额外的功能，这样的仿真器的操作既简单又低效，严重制约数字信号处理器的开发调试工作。

发明内容：

鉴于上述技术局限与缺陷，我们通过研究实现了如下发明。

本发明的首要目的是提供一种应用于数字信号处理器的且具有DMA功能的高速仿真器。此外，另一个目的是提供根据上述仿真器的操作方法。

具体来说，本发明所提供的应用于数字信号处理器的高速仿真器，该仿真器主要包括PCI接口单元、主控器单元和JTAG接口单元；其中，PCI接口单元与外部的仿真主机的PCI总线连接。JTAG接口单元与外部的目标处理器的JTAG接口连接。主控制器单元分别与PCI接口单元、JTAG接口单元连接，用来完成包括对PCI接口和JTAG接口的控制操作，仿真调试指令的解析操作以及仿真功能实现操作等全部的仿真功能；其特征在于，

所述主控器单元包括PCI控制器、宏命令寄存器、宏指令解析控制器、TAP命令解析移位控制器、移位寄存器、粘合逻辑以及DMA控制器；所述PCI控制器分别与DMA控制器以及宏命令寄存器通信连接；所述宏命令寄存器与宏指令解析控制器两者相集成，并通过后者分别与TAP命令解析移位控制器、移位寄存器以及DMA控制器通信连接；所述移位寄存器还分别与TAP命令解析移位控制器和DMA控制器通信连接；所述移位寄存器还与JTAG接口通信连接；所述TAP命令解析移位控制器还与JTAG接口通信连接。

当然，本发明根据上述结构，其仿真器的功能模块可在主逻辑芯片上集成；该芯片包括了内部的PCI接口控制逻辑，仿真主控制器逻辑以及JTAG接口控制逻辑。其PCI接口逻辑与外部的仿真主机的PCI总线连接。JTAG接口逻辑与外部的目标处理器的JTAG接口连接。主控制器逻辑完成全部的仿真功能，包括对PCI接口和JTAG接口的控制操作，仿真调试指令的解析操作以及仿真功能实现操作。

此外，整个仿真器可以制备成包含上述主逻辑芯片以及该芯片相关周边器件的带有PCI接口的板卡。

根据上述所提供的仿真器，其技术特征所能实现的功能在具体应用环境中形成如下的操作方法，其步骤包括：

(1)操作所需硬件环境：

○提供80586以上PC

符合PCI 2.1规范的PCI标准插槽

建议具有64M以上的存储器

10G以上硬盘空间

VGA以上显示器(建议使用800×600或以上分辨率)

○选配Microsoft或PS/2兼容鼠标

○目标系统为具有HDSP和标准JTAG接口的目标板

○仿真器系统所必需的标准配件

(2)操作所需软件环境：

○操作系统Microsoft Windows 2000/XP

○本专利所述的仿真器相应的驱动程序

○HIDE集成开发环境软件

○相应需要的由华龙提供的软件

(3)将本专利所述仿真器安装在调试主机的空闲PCI插槽内。

(4)启动调试主机并安装本发明所述的仿真器的驱动程序。

(5)安装本发明所述仿真器所对应的集成开发环境HIDE。

(6)正确连接本发明所述的仿真器和目标调试板。

(7)使用驱动控制程序对本发明所述仿真器的工作功能和状态进行设置。

(8)启动集成开发环境HIDE完成本发明所述仿真器的操作。

本发明根据上述技术特征，具备以下优点：

(1)本发明所述的仿真器通过使用宏指控解析、DMA传输等方法，增强仿真器的功能，提高仿真效率和处理速度，并且还具备很好的闻听性。

(2)由于本发明所述的仿真器通过PCI板卡与调试主机互联。通过JTAG接口与目标处理器互联。内部包含了接口控制逻辑，以及主控器单元。主控器单元包含了DMA控制器逻辑和宏指令解析逻辑。通过使用DMA操作，可很大的提高调试数据的交互速度和仿真速度。使用宏指令解析操作方便了调试主机的仿真软件开发以及增强了更多的仿真调试功能。

附图说明：

图1为现有仿真器在数字信号处理器开发环境系统中的构成图；

图2为本发明所提供的仿真器的结构图；

图3为本发明所提供的仿真器其所含主控器单元的结构图；

图4为本发明所提供的仿真器中主控器单元所执行的宏指令解析流程图；

图5为本发明所提供的仿真器中主控器单元所执行的DMA操作流程图；

图6为本发明所采用的IEEE 1149.1标准定义的TAP控制器的状态流程图。

具体实施方式：

下面结合附图对本发明作进一步的详细说明。

本发明根据以上发明内容可知，是一种基于PCI接口和JTAG接口的数字信号处理器的仿真器。该仿真器应用于数字信号处理器调试系统，通过PCI板卡(PCI接口)与调试主机互联，通过JTAG接口与目标处理器互联。其内部包含了上述两个接口控制逻辑，以及主控器单元。主控器单元包含了DMA控制器逻辑和宏指令解析逻辑。通过使用DMA操作，可很大的提高调试数据的交互速度和仿真速度。使用宏指令解析操作方便了调试主机的仿真软件开发以及增强了更多的仿真调试功能。

如图2所示，本发明所提供的仿真器，具体而言，主要包括PCI接口单元、主控器单元和JTAG接口单元；其中，PCI接口单元与外部的仿真主机的PCI总线连接。JTAG接口单元与外部的目标处理器的JTAG接口连接。主控制器单元分别与PCI接口单元、JTAG接口单元连接，用来完成包括对PCI接口和JTAG接口的控制操作，仿真调试指令的解析操作以及仿真功能实现操作等全部的仿真功能。

在实际应用中，我们采取将该仿真器的功能模块在主逻辑芯片上集成的制备方式；使得所制备的芯片同样包括了内部的PCI接口控制逻辑，仿真主控制器逻辑以及JTAG接口控制逻辑。其PCI接口逻辑与外部的仿真主机的PCI总线连接。JTAG接口逻辑与外部的目标处理器的JTAG接口连接。主控制器逻辑完成全部的仿真功能，包括对PCI接口和JTAG接口的控制操作，仿真调试指令的解析操作以及仿真功能实现操作。

当然，整个仿真器的总体结构包含上述主逻辑芯片以及该芯片相关周边器件的带有PCI接口的板卡。值得指出的是，对于仿真器与PC主机通讯侧的接口，在PC主机或仿真器侧通常可以采用以太接口，系统串口，系统并口以及高速的接口ISA，PCI，USB等等接口形式，但出于易用性即高速调试的要求，选择了PCI总线形式。还有因为一般的PC主机几乎都配置了PCI总线接口，可兼容性较强，可移植性也较强。其次PCI总线所具备的32位传输数据宽度，33MHz系统总线速度，充分提供了高速调试的接口平台。

至于在PCI总线侧，主要实现的是利用PCI总线接口和调试电脑主机进行数据交互。其中包括电脑主机向仿真器传送数据以及读取数据和仿真器向电脑主机传送数据及读取数据。其数据传送控制分别由调试开发软件和仿真器内主控单元实现。

另外，在PCI总线侧实现的是符合PCI规范1.1的32位33MHz总线接口。由于数据交互的需要，分别实现了主模式单读，主模式单写，主模式突发读，主模式突发写以及从模式单读，从模式单写，从模式突发读，从模式突发写等八种数据操作模式。同时也实现了PCI中断控制奇偶校验等标准的PCI总线操作。

还要指出的是PCI控制器的背端与主控器单元的接口为自定义的总线协议，同样支持主从的读写模式，也由PCI控制器和主控器分别完成配置和传输控制操作。

如图3所示，仿真器的主控器为仿真器的核心控制单元，控制整个仿真器的操作状态和功能实现。其内部包括PCI控制器、宏命令寄存器、宏指令解析控制器、TAP命令解析移位控制器、移位寄存器、粘合逻辑以及DMA控制器；其中，PCI控制器分别与DMA控制器以及宏命令寄存器通信连接；而宏命令寄存器与宏指令解析控制器两者相集成，并通过后者分别与TAP命令解析移位控制器、移位寄存器以及DMA控制器通信连接；移位寄存器还分别与TAP命令解析移位控制器和DMA控制器通信连接；移位寄存器还与JTAG接口通信连接。TAP命令解析移位控制器还与JTAG接口通信连接。

通过对上述仿真器技术方案的详细阐述，其操作方法如下：

(1)操作所需硬件环境：

○提供80586以上PC

符合PCI 2.1规范的PCI标准插槽

建议具有64M以上的存储器

10G以上硬盘空间

VGA以上显示器(建议使用800×600或以上分辨率)

○选配Microsoft或PS/2兼容鼠标

○目标系统为具有HDSP和标准JTAG接口的目标板

○仿真器系统所必需的标准配件

(2)操作所需软件环境：

○操作系统Microsoft Windows 2000/XP

○本专利所述的仿真器相应的驱动程序

○HIDE集成开发环境软件

○相应需要的由华龙提供的软件

(3)将本专利所述仿真器安装在调试主机的空闲PCI插槽内。

(4)启动调试主机并安装本发明所述的仿真器的驱动程序。

(5)安装本发明所述仿真器所对应的集成开发环境HIDE。

(6)正确连接本发明所述的仿真器和目标调试板。

(7)使用驱动控制程序对本发明所述仿真器的工作功能和状态进行设置。

(8)启动集成开发环境HIDE完成本发明所述仿真器的操作。

该方法的原理是基于本发明所提供的仿真器内的PCI接口、JTAG接口以及主控器逻辑，完成完整的、多功能的、快速的仿真操作。其具体功能是分别通过仿真器内主控器控制直接完成对目标处理器的单步运行、直接运行、停止、复位等调试功能操作；通过宏指令解析操作完成对目标处理器进行的包括寄存器读写，存储器读写以及软件断点、硬件断点的设置，处理器状态信息获取和仿真器的复位等调试功能操作；以及通过内部的DMA功能完成高速的，高效率的仿真主机和目标处理器的数据交互。

上述所提及宏指令解析，指的是使用有限组合的宏指令直接配置仿真器，在仿真器内的主控单元对宏指令进行解析，根据指令解析的结果来进行操作，包括控制PCI接口总线的数据操作和JTAG接口总线的数据操作。

目前支持的宏指令操作包括以下列表：

命令命令说明READREG对目标DSP内部的寄存器进行读操作，只可进行单个操作WRITEREG对目标DSP内部的寄存器进行读操作，只可进行单个操作READMEM对目标DSP内0部的存储器进行读操作，操作长度由用户指定，可连续操作WRITEMEM对目标DSP内部的存储器进行读操作，操作长度由用户指定，可连续操作SETHBP对目标DSP内部的程序设置硬件断点CLEARHBP清除目标DSP内部的程序设置的硬件断点STEP单步运行目标DSP内部的程序RUN启动目标DSP内部的程序STOP中止目标DSP内部正运行的程序RESET重新复位目标DSPSTATUS获取目标DSP的工作状态INIT复位仿真器

       表1宏指令列表

如错误！未找到引用源。所示，宏指令解析控制器的初始工作状态处于空闲态，在接收到宏指令后对宏指令进行解析判断，根据宏指令类型分别进入数据操作状态，地址操作状态以及控制操作状态，其中包含数据操作的宏指令必然包括地址操作和控制操作，包括地址操作的宏指令必然包括控制操作，在宏指令解析完成控制操作状态后，进行二次解析，判断是否有数据回读，根据判断结果进入数据回读状态或是初始空闲状态。

仿真器通过对宏指令的解析来直接控制JTAG接口的操作，完成调试主机发出的调试操作。同时通过对宏指令的组合完成一些更为复杂的调试操作。同时，为了内部资源分配以及仿真速度的提升，更采用了特殊的指令编码，加快了宏指令的解析速度和解析效率从而提高了仿真速度。对上述宏指令进行复杂程度不同的解析。因而可以依据不同的宏指令类型，将其最终操作最小化。由于传输接口的特点，JTAG接口侧为串行方式传输，同时还具有很多的控制交互，其传输速率成为整个仿真系统的传输瓶颈，宏指令解析的实施可以尽可能的减少使用JTAG接口的传输操作，从而提高整个系统的操作速度。

经统计，在正常的处理器仿真调试工作中，大量的调试时间消耗在对目标处理器的存储器的数据读写操作上，这包括对目标处理器的数据空间读写操作以及对其程序空间的读写操作，因为一般的存储器的读写，数据量相对都非常庞大，少则几kB，多则几MB甚至几十MB的数据交互容量。如果采用单一的数据操作，每个位或每个字的数据都独立操作，都将是一个庞大的工作量，不论对外部仿真主机的硬件资源而言，还是对于使用的仿真软件而言，都是很大的资源消耗，从而严重延缓了整体仿真时间及仿真效率，甚至无法进行一些特殊的仿真操作。

如图5所示，DMA控制器的初始状态处于空闲态。根据宏指令解析控制器发送的操作控制指示，进入到读数据操作状态或是写数据操作状态。在读数据操作状态，读数据操作控制完成后，DMA控制器进入到读地址配置状态，地址配置完成后进入到数据分块读状态，根据调试主机的状态回馈，分块完成数据的操作，读数据完成后，DMA控制器进入结束状态，返回初始的空闲状态。在写数据操作状态，写数据操作控制完成后，DMA控制器进入到写地址配置状态，地址配置完成后进入到数据分块写状态，直接完成数据的分块写操作后，DMA控制器进入结束状态，返回初始的空闲状态。

另外，根据存储器读写的特点(数据交互量大)，由于所处理的数据在仿真主机及目标处理器的存储空间上基本都是连续的，即大部分的存储器的操作都是连续的整齐的空间，为提高仿真效率和仿真速度，本发明又采用了直接内存读取即DMA的操作方式。即对于存储器数据读取和写入的调试操作，使用单条宏命令解析，由主控器内的DMA直接控制，通过调用PCI接口的突发传送模式，实现对调试主机数据的直接读取和写入，而不需要仿真主机及调试软件做任何额外的操作，直到所有数据存取操作完毕后在通知外部仿真主机和仿真软件整个数据传输操作完成，极大的节约了外部仿真主机的系统资源同时也极大提高了仿真主机和目标处理器的数据交互效率。

当然，我们在数字信号处理器DSP接口侧则采用了较为通用的IEEE 1149.1的JTAG接口。这不仅是因为数字信号处理器的JTAG接口也是其调试接口和边界扫描检测的接口。而且对于JTAG接口的选择取决于目标的数字信号处理器的设定。而JTAG作为成熟的测试接口，占有芯片的管脚较少，通讯协议简单，传输稳定，传送速率也灵活可配。

如图6所示，整个调试系统采用符合IEEE 1149.1的JTAG接口与目标处理器进行调试交互时，对于JTAG自身的功能特点，同时保留了使用JTAG接口进行芯片边界扫描的功能。这种可用于通用的边界扫描功能对于不同的调试系统，其调试速度也是灵活可调的，运行速度也由128kHz到16MHz之间可调，这样针对不同的系统可以选择不同的调试模式。

由此可见，本发明通过使用PCI接口、宏指令解析、DMA操作等各种特殊技术，整体提高了本发明所提供的数字信号处理器的仿真器的仿真效率，提高了仿真速度，增强了仿真功能。然而，对于本领域内的一般技术人员，不花费创造性的劳动，在上述实施例的基础上可以做多种变化，同样能够实现本发明的目的。但是，这种变化显然应该在本发明的权利要求书的保护范围内。