SDH/SONET设备外时钟测试设备

摘要

提供一种SDH/SONET设备外时钟测试设备，包括：时钟发生装置，用于产生基准时钟；E1/DS1线路接口部件，用于将被测SDH/SONET设备Bit外时钟转换成Hz时钟，并输出该Hz时钟作为被测信号；和，子测试装置，包括同步装置、计数装置和计算装置，其中子测试装置接收被测信号，同步装置用于将子测试装置接收到的被测信号和基准时钟同步，计数装置用于利用基准时钟对同步后的被测信号计数，计算装置用于基于计数结果进行计算。所述测试设备还可包括用于接收并提供被测SDH/SONET设备Hz外时钟作为被测信号的被测Hz外时钟接口装置，以及用于提供Hz和Bit参考时钟的装置。所述测试设备还可进一步包括相位差检测及量化装置，以便对工作在锁定或保持工作方式下的被测SDH/SONET设备进行相差稳定性测试。

说明书

发明领域

本发明涉及时钟测试技术领域，更具体而言，涉及一种SDH/SONET设备外时钟测试设备。

背景技术

同步数字系列(SDH，Synchronous Digital Hierarchy)是在准同步数字系列(PDH，Plesiochronous Digital Hierarchy)的基础上发展起来的一种数字传输技术体制，同步光网络(SONET，Synchronous Optical Network)是美国采用的传输标准。根据国际电联电信标准化部门(ITU-T，International TelecommunicationsUnion-Telecommunications Standardization Sector)G.813、G.703建议、GR253 R5、GR1244 R4标准的要求，SDH/SONET设备时钟指标主要包括以下一些项目：频率准确度、牵引入和牵引出范围、噪声产生、锁定模式下的漂移、输出抖动、噪声容限、漂移容限、抖动容限、噪声传输、瞬变响应和保持性能、短期相位瞬变响应、长期相位瞬变响应、Bit/Hz电接口指标等。

一般而言，在产品研发阶段，对以上指标均应进行摸底测试；在产品批量发货阶段，重点在于测试产品功能，可将测试项目缩减为以下几项：频率准确度、牵引入和牵引出范围、Bit模式下的开销测试等，将其它项目作为抽测项目对待。

针对以上精简测试项目，搭建SDH/SONET外时钟测试设备所需的仪表种类较多，如频率计、高精度时钟源及E1/DS1协议分析仪等。下面简要进行示例性说明。

一、测试在自由振荡模式下SDH/SONET设备外时钟的频率准确度指标要求：长期(30天)时钟频率准确度应优于±4.6ppm。

测试示意图如图1所示。

测试过程：将SDH/SONET网元的时钟源配置为内部自振荡时钟源，用标定后的频率计长时间测试网元输出时钟的频率准确度，即为自由振荡模式下的频率准确度。

二、测试在锁定和保持工作方式下SDH/SONET设备外时钟的频率准确度

指标要求：时钟频率准确度应优于±0.37ppm。

测试示意图如图2所示。

测试过程：闭合开关K，使网元时钟锁定SDH/SONET分析仪输出的Bit时钟，用标定后的频率计长时间测试网元输出时钟的频率准确度，即为锁定工作方式下的频率准确度；然后，断开开关K，使网元时钟脱离SDH/SONET分析仪输出的Bit时钟而进入保持模式，用标定后的频率计长时间测试网元输出时钟的频率准确度，即为保持工作方式下的频率准确度。

三、测试SDH/SONET设备外时钟的牵引入和牵引出范围

指标要求：时钟的牵引入和牵引出范围都应该在±4.6ppm以外。

测试示意图如图3所示。

测试过程：以SDH/SONET分析仪输出的Bit时钟为参考时钟，设置网元时钟锁定该参考时钟，通过频率计读取在锁定工作方式下网元输出时钟的频率准确度。此时，可这样测试网元输出时钟的牵引出范围：调节参考时钟的频率，使其相对于标称频率的正或负频偏缓慢加大，并在调节的同时通过频率计监测网元输出时钟的频率准确度，直至找到这样一个频率，即超出该频率网元时钟就会失锁(网元时钟是否失锁通过判断在频率计上读取的频率准确度是否超出指标要求来确定)；然后，再调节参考时钟的频率，使其相对于标称频率在另一方向上的频偏缓慢加大，并在调节的同时通过频率计监测网元输出时钟的频率准确度，直至找到另一个这样的频率，即超出该频率网元时钟就会失锁。根据这两个临界频率即可确定牵引出范围。可这样测试网元时钟的牵引入范围：在因参考时钟的正或负频偏大而导致的自由振荡模式下，逐步调小该频偏，并在调节的同时通过频率计监测网元输出时钟的频率准确度，直至达到一个使网元时钟刚好能锁定参考时钟的频率；然后，再在因参考时钟在另一方向上的频偏大而导致的自由振荡模式下，逐步调小该频偏，并在调节的同时通过频率计监测网元输出时钟的频率准确度，直至达到另一个使网元时钟刚好能锁定参考时钟的频率。根据这两个临界频率即可确定牵引入范围。

对上述测试而言，存在以下缺陷：

1.由于采用频率计进行频率测试，只覆盖了Hz模式的外时钟测试，对Bit模式的时钟及其S1开销字节等存在漏测；

2.需要使用SDH/SONET分析仪、频标(铷钟、铯钟)、频率计等仪表，测试成本高；

3.由于测试只针对设备时钟的频率而未针对其相位进行，不能检测出网元输出时钟与参考时钟之间的相位差过大或频繁跳变等情形，可能对网元是否锁定参考时钟造成误判。

发明内容

本发明的目的是提供一种能覆盖Bit模式的SDH/SONET设备外时钟测试并能降低成本的SDH/SONET设备外时钟测试设备。

根据本发明，提供一种SDH/SONET设备外时钟测试设备，包括：

时钟发生装置，用于产生基准时钟；

E1/DS1线路接口部件，用于将被测SDH/SONET设备Bit外时钟转换成Hz时钟，并输出该Hz时钟作为被测信号；和，

子测试装置，包括同步装置、计数装置和计算装置，其中子测试装置接收被测信号，同步装置用于将子测试装置接收到的被测信号和基准时钟同步，计数装置用于利用基准时钟对同步后的被测信号计数，计算装置用于基于计数结果进行计算。

优选地，SDH/SONET设备外时钟测试设备还包括用于接收被测SDH/SONET设备Hz外时钟并提供该被测SDH/SONET设备Hz外时钟作为被测信号的被测Hz外时钟接口装置。

优选地，SDH/SONET设备外时钟测试设备还包括基于基准时钟产生Hz参考时钟的参考时钟发生器，以便提供参考时钟给被测SDH/SONET设备。

优选地，SDH/SONET设备外时钟测试设备还包括用于将Hz参考时钟提供给被测SDH/SONET设备作为参考时钟的Hz参考时钟输出装置。

进一步优选地，SDH/SONET设备外时钟测试设备还包括用于将Hz参考时钟转换为Bit参考时钟的E1/DS1成帧器，和用于将该Bit参考时钟提供给被测SDH/SONET设备作为参考时钟的Bit参考时钟输出装置。

优选地，子测试装置还包括用于将其接收到的被测信号降频的降频装置。

优选地，SDH/SONET设备外时钟测试设备还包括相位差检测及量化装置，对于工作在锁定或保持工作方式下的被测SDH/SONET设备，相位差检测及量化装置用于检测被测SDH/SONET设备Hz外时钟或由被测SDH/SONET设备Bit外时钟转换得到的Hz时钟与所述Hz参考时钟之间的相位差，量化所述相位差，以及提供量化后的相位差作为被测信号。

优选地，相位差检测及量化装置还包括降频装置，用于将所述被测SDH/SONET设备Hz外时钟或由被测SDH/SONET设备Bit外时钟转换得到的Hz时钟和所述Hz参考时钟降频。

优选地，时钟发生装置包括：

频标，用于产生具有一个频率的时钟信号；

时钟升频电路，用于提升所述时钟信号的频率；和，

直接数字综合电路，用于基于升频后的时钟信号产生基准时钟。

本发明带来的有益效果是：

1.能覆盖对Bit模式的时钟及其S1开销字节的测试，无漏测，在降低测试成本的同时，能完成SDH/SONET设备外时钟的一些常规指标测试，且作为一体化设备，携带方便；

2.通过优选配置，可提供测试外时钟相对于参考时钟的相位差稳定性的功能，能全面覆盖对SDH/SONET设备外时钟锁相环性能的测试，避免对锁定状态的误判。

附图简述

仅以举例的方式，参照附图更详细地描述本发明的优选实施方案，其中：

图1为现有技术的在自由振荡模式下SDH/SONET设备Hz外时钟的频率准确度测试示意图；

图2为现有技术的在锁定和保持工作方式下SDH/SONET设备Hz外时钟的频率准确度测试示意图；

图3是现有技术的SDH/SONET设备Hz外时钟的牵引入和牵引出范围测试示意图；

图4是根据本发明的一个优选实施方案的SDH/SONET设备外时钟测试设备的框图；

图5是根据本发明的优选实施方案的在自由振荡模式下SDH/SONET设备Hz外时钟的频率准确度测试示意图；

图6是图解图5中测试电路的操作的示意图；

图7是根据本发明的优选实施方案的在自由振荡模式下SDH/SONET设备Bit外时钟的频率准确度测试示意图；

图8是根据本发明的优选实施方案的在锁定和保持工作方式下SDH/SONET设备Hz外时钟的频率准确度及SDH/SONET设备Hz外时钟相差稳定性、牵引入/牵引出范围的测试示意图；

图9是根据本发明的优选实施方案的在锁定和保持工作方式下SDH/SONET设备Bit外时钟的频率准确度测试示意图；

图10是图解图8中测试电路进行相差稳定性测试时的操作的示意图；和，

图11是图解图8中测试电路在测试相差稳定性时进行相差量化及计数的示意图。

具体实施方式

参照图4，根据本发明的一个优选实施方案的SDH/SONET设备外时钟测试设备包括频标1、时钟升频电路2、直接数字综合电路(DDS，Direct Digital Synthesis)3、测试电路5、Hz时钟防护电路6、去直流整形电路7、Hz时钟防护电路8、差分驱动电路9、Bit时钟防护电路10、去直流整形电路11、E1/DS1线路接口部件(LIU，LineInterface Unit)和成帧器(Framer)12、以及Bit时钟防护电路13。

频标1可以是一个恒温晶振，用于根据需要输出相应频率的时钟信号给时钟升频电路2。时钟升频电路2通过专用锁相环对来自频标1的信号频率进行提升，使升频后的时钟满足DDS的输入门限要求，并将其提供给DDS3。DDS3用于根据DDS原理合成指定频率的时钟，并将其提供给测试电路5。Hz时钟防护电路6和8提供用于连接被测设备(DUT，Device Under Test)的Hz时钟接口，并实现对带电插拔的防护。去直流整形电路7连接到Hz时钟防护电路6，用于去除来自被测设备的Hz时钟信号中的直流分量。差分驱动电路9连接到测试电路5和Hz时钟防护电路8，用于从测试电路5接收参考时钟信号，并以差分方式将该参考时钟信号输送至Hz时钟防护电路8以增强该参考时钟信号的抗干扰能力，然后该参考时钟信号经由Hz时钟防护电路8被提供给被测设备。Bit时钟防护电路10和13提供用于连接被测设备的Bit时钟接口，并实现对带电插拔的防护。去直流整形电路11连接到Bit时钟防护电路10和E1/DS1线路接口部件和成帧器12，用于去除来自被测设备的Bit时钟信号中的直流分量，并将其提供给E1/DS1线路接口部件和成帧器12。E1/DS1线路接口部件和成帧器12用于将2.048Mbit/s/1.544Mbit/s的Bit时钟转换成2.048MHz/1.544MHz的Hz时钟和将2.048MHz/1.544MHz的Hz时钟转换成2.048Mbit/s/1.544Mbit/s的Bit时钟，并相应地完成S1字节的提取或插入。在图4中，E1/DS1线路接口部件和成帧器12还连接到测试电路5和Bit时钟防护电路13，一方面用于将来自被测设备的Bit时钟信号转换成Hz时钟信号后提供给测试电路5，同时将S1字节提取出来提供给测试电路5；另一方面用于从测试电路5接收参考时钟信号，并将其转换成Bit时钟信号后经由Bit时钟防护电路13提供给被测设备。测试电路5用于针对被测时钟的频率、相位等进行测试，下面进行详细描述。

一、测试在自由振荡模式下SDH/SONET设备外时钟的频率准确度

1.对于Hz时钟

参照图5和图6。如图5所示，将被测SDH/SONET网元连接到Hz时钟防护电路6，设置网元工作在自由振荡模式下。被测网元输出的时钟信号经Hz时钟防护电路6进行防护和隔离并经去直流整形电路7进行去直流整形操作后，进入测试电路5；频标1输出的时钟信号经时钟升频电路2升频后，进入DDS3进行频率合成，由此产生指定频率的基准时钟信号，该基准时钟信号被提供给测试电路5。需要说明的是，所合成基准时钟信号的频率应比来自被测网元的时钟频率高若干倍。这样，可在测试电路5中进行测试。如图6所示，测试电路5对被测时钟信号进行降频处理，然后将降频后的被测时钟信号与基准时钟信号进行同步处理，再利用基准时钟信号对同步后的被测时钟信号计数，最后根据计数结果计算被测时钟的频率准确度。

所谓计数是指逻辑统计被测时钟信号在单个周期内为高电平的时段内DDS3输出的高频基准时钟的上升沿和/或下降沿的发生次数。假设被测时钟信号的标称频率为2.048MHz，降频后频率达到1Hz，并假设所合成基准时钟信号的频率为40MHz。将被测时钟信号与基准时钟信号同步后，这两个时钟信号波形的某个上升沿或下降沿将会是对准的。可假设该对准沿是某个上升沿，以该对准沿为参考计数起点，在基准时钟信号波形的上升沿和/或下降沿，每当检测到被测时钟信号为高电平时就将计数值加1，直至检测到被测时钟信号为低电平，将此时的计数值作为计数结果。若仅在上升沿进行检测，则按照假设条件，在理想情况下计数值应为2*10⁷。通过计算测试得到的实际计数值与该理想值之差相对于该理想值的比值就可得到被测时钟的频率准确度。

容易理解的是，针对被测时钟进行上述降频处理的目的在于提高测量精度，因而并不是必需的。

在上述计数过程中，根据具体要求，可仅在上升沿或仅在下降沿进行检测和计数，也可进行双边沿计数，后者可提高分辨率。

2.对于Bit时钟

参照图7，将被测SDH/SONET网元连接到Bit时钟防护电路10，设置网元工作在自由振荡模式下。被测网元输出的时钟信号经Bit时钟防护电路10进行防护和隔离并经去直流整形电路11进行去直流整形操作后，进入E1/DS1线路接口部件和成帧器12。E1/DS1线路接口部件和成帧器12将来自被测设备的Bit时钟转换成Hz时钟后提供给测试电路5，同时提取出Bit时钟的S1字节提供给测试电路5以便测试电路5获悉被测时钟信号的质量等级等信息。其它过程和在测试电路5中进行的操作可参照上面针对Hz时钟的频率准确度测试所进行的描述，这里不再详述。

二、测试在锁定和保持工作方式下SDH/SONET设备外时钟的频率准确度

1.对于Hz时钟

参照图8，将被测SDH/SONET网元连接到Hz时钟防护电路6和8。测试电路5对从DDS3接收到的高频基准频率分频以得到一个参考时钟信号，并将该参考时钟信号输出至差分驱动电路9。差分驱动电路9以差分方式将该参考时钟信号输出至Hz时钟防护电路8。然后Hz时钟防护电路8将该参考时钟信号输出给被测SDH/SONET网元，以使被测网元锁定该参考时钟。被测网元输出的时钟经由Hz时钟防护电路6和去直流整形电路7被提供给测试电路5。这样，可在测试电路5中进行测试，具体过程与测试自由振荡模式下的Hz时钟频率准确度时在测试电路5中进行的操作完全相同。由此，可得到锁定模式下SDH/SONET设备外时钟的频率准确度。

然后，在锁定模式下，断开提供给被测网元的参考时钟，使网元工作在保持方式下。然后，可在测试电路5中进行测试，具体过程与测试自由振荡模式下的Hz时钟频率准确度时在测试电路5中进行的操作完全相同。由此，可得到保持模式下SDH/SONET设备外时钟的频率准确度。

2.对于Bit时钟

参照图9，将被测SDH/SONET网元连接到Hz时钟防护电路10和13。测试电路5对从DDS3接收到的高频基准频率分频以得到一个参考时钟信号，并将该参考时钟输出至E1/DS1线路接口部件和成帧器12。E1/DS1线路接口部件和成帧器12将该参考时钟转换成Bit时钟后，经由Bit时钟防护电路13将其提供给被测SDH/SONET网元，以使被测网元锁定该参考时钟。被测网元输出的时钟经由Bit时钟防护电路10和去直流整形电路11被提供给E1/DS1线路接口部件和成帧器12，并由E1/DS1线路接口部件和成帧器12转换成Hz时钟后提供给测试电路5。这样，可在测试电路5中进行测试，具体过程与测试自由振荡模式下的Bit时钟频率准确度时在测试电路5中进行的操作完全相同。由此，可得到锁定模式下SDH/SONET设备外时钟的频率准确度。

然后，在锁定模式下，断开提供给被测网元的参考时钟，使网元工作在保持方式下。然后，可在测试电路5中进行测试，具体过程与测试自由振荡模式下的Hz时钟频率准确度时在测试电路5中进行的操作完全相同。由此，可得到保持模式下SDH/SONET设备外时钟的频率准确度。

三、测试SDH/SONET设备外时钟的相位差稳定性

以Hz时钟为例。参照图8，测试电路5对从DDS3接收到的高频基准时钟进行分频以得到一个参考时钟信号，然后经由差分驱动电路9和Hz时钟防护电路8将该参考时钟输出给被测SDH/SONET网元，以使被测网元锁定该参考时钟。被测网元经由Hz时钟防护电路6和去直流整形电路7将其输出的时钟提供给测试电路5。这样，可在测试电路5中进行相差稳定性测试，下面进行简要说明。

参照图10，测试电路5将来自被测网元的被测时钟信号和参考时钟信号进行降频处理，检测这两个时钟信号的相位差并对相位差进行量化处理以得到量化相差(在图11中示出)，将量化相差与DDS3所合成的高频基准时钟进行同步处理(在图11中示出)，然后用基准时钟对量化相差进行单边沿或双边沿计数(在图11中示出)，最后可根据计数结果计算SDH/SONET设备外时钟的相位差稳定性指标。

所谓计数是指逻辑统计量化相差在单个周期内为1的时段内DDS3输出的高频基准时钟的上升沿和/或下降沿的发生次数，具体过程可参照前面的有关描述。

关于Bit时钟的相位差稳定性测试，这里不再详细描述。

四、测试SDH/SONET设备外时钟的牵引入和牵引出范围

以Hz时钟为例。再参照图8，将被测SDH/SONET网元连接到Hz时钟防护电路6和8。测试电路5对从DDS3接收到的高频基准时钟进行分频以得到一个参考时钟信号，然后经由差分驱动电路9和Hz时钟防护电路8将该参考时钟输出给被测SDH/SONET网元，以使被测网元锁定该参考时钟。被测网元经由Hz时钟防护电路6和去直流整形电路7将其输出的时钟提供给测试电路5。

可这样测试网元时钟的牵引出范围：调节DDS3输出的基准时钟的频率，使测试电路5输出的参考时钟相对于标称频率具有一定的正或负频偏，使该频偏缓慢加大，并在调节的同时通过测试电路5监测被测时钟相对于参考时钟的相差稳定性，直至找到这样一个频率，即超过该频率网元时钟就会失锁(网元时钟是否失锁通过判断相差稳定性是否超出指标要求来确定)；然后，再调节DDS3输出的基准时钟的频率，使测试电路5输出的参考时钟相对于标称频率具有另一方向上的频偏，使该频偏缓慢加大，并在调节的同时通过测试电路5监测被测时钟相对于参考时钟的相差稳定性，直至找到另一个这样的频率，即超出该频率网元时钟就会失锁。根据这两个临界频率即可确定牵引出范围。

可这样测试网元时钟的牵引入范围：在因测试电路5输出的参考时钟的正或负频偏大而导致的自由振荡模式下，通过调节DDS3输出的基准时钟的频率逐步调小该频偏，并在调节的同时通过测试电路5监测被测时钟相对于参考时钟的相差稳定性，直至达到一个使网元刚好能锁定参考时钟的频率(此时相差稳定性刚好能满足指标要求)；然后，再在因参考时钟在另一方向上的频偏大而导致的自由振荡模式下，通过调节DDS3输出的基准时钟的频率逐步调小该频偏，并在调节的同时通过测试电路5监测被测时钟相对于参考时钟的相差稳定性，直至达到另一个使网元时钟刚好能锁定参考时钟的频率。根据这两个临界频率即可确定牵引入范围。

关于Bit时钟的牵引入和牵引出范围的测试，这里不再详述。

在上面提到的牵引入和牵引出范围的测试过程中，通过判断被测SDH/SONET网元时钟相对于参考时钟的相差稳定性是否超出指标要求来确定网元时钟是否失锁；但明显的是，网元时钟是否失锁还可结合被测SDH/SONET网元时钟的频率准确度是否超出指标要求来确定。此外，在上面的描述中，测试电路5通过将从DDS3接收到的高频基准时钟分频来得到参考时钟信号；但本领域的普通技术人员应该意识到，还可以借助其它已有技术、基于从DDS3接收到的高频基准时钟产生参考时钟信号。此外，根据附图和上面的描述，参考时钟是在测试电路5中产生的；但本领域的普通技术人员应该意识到，产生参考时钟的装置也可不包括在测试电路5中。

尽管描述了本发明的优选实施方案，但通过阅读和掌握本发明的原则和教导，本领域的技术人员可对这里公开的实施方案进行各种改型。例如，在图4所示的优选实施方案中，基准时钟是利用频标、时钟升频电路和直接数字综合电路产生的，但也可以利用现有技术的其它时钟发生装置来产生。另外，图4中的被测SDH/SONET设备Hz外时钟经由Hz时钟防护电路和去直流整形电路进入测试电路，但被测SDH/SONET设备Hz外时钟经由其它形式的接口电路进入测试电路也是可能的；对被测SDH/SONET设备Bit外时钟而言，情形类似。因此，旨在本发明的范围由附在这里的权利要求限定。