具有自驱动功能的指令仿真解析系统及其实现方法

摘要

具有自驱动功能的指令仿真解析系统及实现方法。该系统包括指令逻辑控制器，完成指令解析、生成脚本序列信息等控制；硬件虚拟部件，完成对硬件模式及驱动方式的仿真工作；指令预处理器，完成指令处理前的读取和分解，将分解后的指令放在指令预取队列中，供指令逻辑控制器使用；指令表，保存目标机指令集的格式、属性、驱动方式等描述信息。其实现方法包括构建指令预处理器、建立处理器级的内存管理机制、构建处理器工作模式切换机制、构建相应的虚拟指令集格式和构建指令逻辑控制器。本发明指令码查询过程的时间复杂度降低至O(1)；解决了解析函数间彼此关联性强的矛盾；脚本方式的灵活性使对指令系统的维护变得非常容易；提供了更加安全的访问机制。

说明书

【技术领域】：本发明涉及一种仿真解析系统，特别是一种具有自驱动功能的指令仿真解析系统及其解析方法。

【背景技术】：在完成嵌入式系统设计中，软、硬件工作通常是同步进行的。但在硬件系统还未完成之前，非常需要一个虚拟的硬件环境来支持软件系统工作，因此近年来对硬件环境的虚拟仿真技术得到了快速发展。我们所完成的指令仿真解析装置属于此范畴的工作。

对嵌入式系统的硬件仿真模拟，首先是要对指定处理器的模拟，而对专用处理器的模拟没有现成技术可借用，对处理器的模拟重要的是对处理器指令集动作的模拟，对专用的嵌入式处理器的指令集进行高效、灵活的指令解析。

目前大部分虚拟机使用的指令解析模型是：首先将二进制的指令流分解为单条指令，然后再对每条指令的指令码进行检索查询，当查找到与指令码相对应指令函数后，提交解析执行。同时为了提高指令的查询效率，还会采用对指令列表按指令的使用频率排序的方法，即越常用的指令放置顺序越靠前，以减少查询时间。指令列表中的指令码和解析函数间通常是采用映射(Mapping)的方式建立关联，其中绝大部分指令与解析函数采用一对一映射方式实现。

这种指令解析模型中主要存在以下几个问题：

1)查询过程的时间复杂度高

为了提高仿真效率可以通过数学统计和经验分析等方式，将常用指令(例如传送指令、加法指令等)优先放置。但程序镜像对指令的实际访问频率是变化的，指令的使用频率往往与程序要完成的具体任务有很大关系。从时间复杂度来看，查询过程的时间复杂度是O(n)。当对较大规模的指令程序镜像进行虚拟仿真时，仿真平台的执行效率将明显下降。

2)解析函数间的冗余程度高

为了解析所有指令，通常需要建立解析函数阵列，分别完成不同的动作。但由于指令动作间存在关联，解析函数间往往存在冗余，主要体现在两方面：一是解析函数间存在着直接或间接的函数调用(Function call)，二是解析函数间彼此存在很多重复性的代码段(Code segment)。冗余将直接导致指令解析的执行效率下降，维护代价上升。

因此在指令解析过程中存在着两个瓶颈，一是查询过程中，指令码定位效率低，影响对指令流的快速解析；另一个是，指令解析几乎完全依赖于人工编写指令驱动函数，解析方法的不灵活造成对指令集的维护代价大幅上升，同时对指令集的扩展能力较差，而且完成相关指令集的移植代价也非常高。

【发明内容】：本发明的目的是解决现有传统指令解析模型中存在的上述问题，提供一种全新的指令仿真解析方法，并以此为基础建立仿真执行系统中具有自驱动功能的指令仿真解析系统，以便提高虚拟仿真器的指令仿真解析效率，提高系统的可适应性。

本发明提供的具有自驱动功能的指令仿真解析系统，包括指令逻辑控制器、硬件虚拟部件、指令预处理器及指令表，其中：

1)指令预处理器：包括分别与预取控制单元双向连接的通信单元、预处理单元和指令预取队列；指令预处理器的预取控制单元通过其通信单元访问硬件虚拟部件中的总线控制单元，并从硬件虚拟部件中的存储器模拟单元中读取一段指令流；然后预取控制单元再通过通信单元访问指令表，读取到已设定好的指令格式，并在预处理单元中进行指令流分解；分解后的指令流通过预取控制单元存放在指令预取队列中，作为指令逻辑控制器的输入信息；

2)指令逻辑控制器：包括分别与通信单元双向连接的数字控制单元和逻辑控制单元，以及脚本解析单元和脚本语义定义单元；指令逻辑控制器通过其通信单元从指令预处理器的指令预取队列中获得经过预处理的指令信息，通过指令逻辑控制器中的脚本解析单元进行解析；在脚本解析过程中需要不断的通过指令表的通信单元获取所需的指令描述信息；指令中的运算过程需要通过数字控制单元和逻辑控制单元完成；解析后的指令动作通过其通信单元提交出去，传递到硬件虚拟部件中做进一步的处理；

3)硬件虚拟部件：包括总线控制单元、硬件工作方式定义单元，以及分别与之双向连接的存储器模拟单元、寄存器模拟单元、堆栈模拟单元；总线控制单元对从指令预处理器中接收到的指令进行传递，根据指令内容完成对存储器、寄存器、堆栈的模拟操作；为了准确地模拟硬件工作方式，对各硬件组件的访问采用总线控制单元进行统一调度，并将模拟仿真结果反馈给上层的用户程序负责完成对硬件模式及驱动方式的仿真工作；

4)指令表：包括相互连接的指令集定义单元和指令集存储区，以及与指令集存储区双向连接的通信单元；指令表主要用于保存指令描述信息，包括指令的格式、指令属性、驱动方式，指令表是指令解析运行的规则性文件，不同的目标机系统将会有不同的指令表内容。

一种具有自驱动功能的指令仿真解析系统的实现方法，该方法包括以下步骤：

(1)构建指令预处理器：由指令预处理器完成指令处理前的读取和分解工作；其中，通过通信单元、预取控制单元访问到硬件虚拟部件的总线控制单元，从存储器模拟单元中的指定位置读取指令流；或通过预取控制单元访问指令表，从中读取目标机的指令格式；对获得的信息在预处理单元中完成指令流分解；对分解后的指令流做简单的解析，由预取控制单元存放在指令预取队列中，为指令仿真解析系统提供输入；

(2)建立处理器级的内存管理机制：为使指令仿真解析系统不受数据存储方式的限制，在虚拟硬件仿真部件中须设计存储器模拟单元，该单元在装载字节码的时候，根据配置信息将多字节数据转换为目标机上的存储格式；

(3)构建处理器工作模式切换机制：即建立目标机的硬件虚拟部件；为了增加系统灵活性，在该部件中需要建立处理器工作模式切换机制；即为使系统同时支持基于寄存器和基于堆栈两种工作模式，需要在硬件虚拟中分别对两种工作模式进行模拟，通过归纳两种处理器工作模式的特性，定义处理器的描述语言(Processor Definition Language)并通过硬件虚拟部件中的总线控制单元供给其它模块使用；

(4)构建相应的虚拟指令集格式：即在完成了对目标机硬件的虚拟部件后，以此为基础建立指令表描述，指令表描述的作用是通过指令集定义规则实现对不同指令表的统一描述，当指令系统的指令条数大于2⁸时，通过建立Hash索引结构在保证性能的同时不占用过多索引存储结构；

(5)构建指令逻辑控制器：即指令在指令表中存储的特征字段是脚本序列生成的基础，属于同一指令系下的指令，其脚本序列采用同一模板生成；脚本模板描述了与硬件驱动直接相关的关键动作，包括操作数的读写规则、寻址方式、数据源、使用的总线、及运算规则，在指令逻辑控制器中包括脚本语义定义单元和脚本解析单元，分步实现指令的逻辑控制。

本发明的优点及效果：

本发明的效果是从完成指令解析性能看，这种指令解析装置消除了传统指令解析过程中的瓶颈问题，其优点是：

第一、指令码查询过程的时间复杂度降低至O(1)；

第二、解决了解析函数间彼此关联性强的矛盾；

第三、脚本方式的灵活性使对指令系统的维护变得非常容易；

第四、提供更加安全的访问机制，如对指令系统的统一访问、脚本认证等。事实上，安全机制不仅体现在指令解析模式中，在仿真系统中要设计一套完整的安全机制保证模拟系统的正常运行。

从结构设计角度看，新的指令解析器提出了指令表驱动的模型。为软、硬件开发人员沟通建立了良好的媒介，指令表是实现指令解析系统自驱动的核心数据结构。基于指令表的驱动模式，使系统的执行流程更为清晰。从实现功能角度看，新的指令解析模式具有易实现、易维护、易修订、易扩展等优点。

【附图说明】：

图1为本发明的指令解析系统结构示意图；

图2为本发明的指令解析系统的设计层次示意图；

图3为本发明的硬件仿真的内部工作方式示意图；

图4为本发明的一种实现基于指令表自驱动的指令解析模型示意图。

【具体实施方式】：

实施例1：

解析系统

本发明提供的具有自驱动功能的指令仿真解析系统包括指令逻辑控制器、硬件虚拟部件、指令表和指令预处理器。本系统可以完成多种指令集的仿真解析，并可适应多种处理器内部机制的改变，为目标机代码的虚拟运行提供保证，是嵌入式系统设计中的一个核心工具。

其中：(参见图1)

1)指令预处理器：包括分别与预取控制单元双向连接的通信单元、预处理单元和指令预取队列；指令预处理器的预取控制单元通过其通信单元访问硬件虚拟部件中的总线控制单元，并从硬件虚拟部件中的存储器模拟单元中读取一段指令流；然后预取控制单元再通过通信单元访问指令表，读取到已设定好的指令格式，并在预处理单元中进行指令流分解；分解后的指令流通过预取控制单元存放在指令预取队列中，作为指令逻辑控制器的输入信息；

2)指令逻辑控制器：包括分别与通信单元双向连接的数字控制单元和逻辑控制单元，以及脚本解析单元和脚本语义定义单元；指令逻辑控制器通过其通信单元从指令预处理器的指令预取队列中获得经过预处理的指令信息，通过指令逻辑控制器中的脚本解析单元进行解析；在脚本解析过程中需要不断的通过指令表的通信单元获取所需的指令描述信息；指令中的运算过程需要通过数字控制单元和逻辑控制单元完成；解析后的指令动作通过其通信单元提交出去，传递到硬件虚拟部件中做进一步的处理；

3)硬件虚拟部件：包括总线控制单元、硬件工作方式定义单元，以及分别与之双向连接的存储器模拟单元、寄存器模拟单元、堆栈模拟单元；总线控制单元对从指令预处理器中接收到的指令进行传递，根据指令内容完成对存储器、寄存器、堆栈的模拟操作；为了准确地模拟硬件工作方式，对各硬件组件的访问采用总线控制单元进行统一调度，并将模拟仿真结果反馈给上层的用户程序负责完成对硬件模式及驱动方式的仿真工作；

4)指令表：包括相互连接的指令集定义单元和指令集存储区，以及与指令集存储区双向连接的通信单元；指令表主要用于保存指令描述信息，包括指令的格式、指令属性、驱动方式，指令表是指令解析运行的规则性文件，不同的目标机系统将会有不同的指令表内容。

在本系统中，对指令流的解析分三个阶段完成，即系统初始化、指令解析及指令仿真。对单条指令的解析过程可以直接由图1中给出的四个部件协作完成，其中指令预处理过程和指令解析过程可实现并行工作。系统中对指令的处理过程及信息流描述如下：

在系统运行时首先进行系统初始化，在初始化阶段主要完成对硬件虚拟部件、指令表及指令逻辑控制器的初始配置和指令处理规则装载；初始化后硬件虚拟部件中包含了目标处理器的工作方式、总线结构，以及存储器、寄存器、堆栈的工作方式及结构；指令表中包括目标机指令集的格式、指令属性、驱动方式等描述；指令逻辑控制器中包括通用指令的工作脚本、自定义指令的工作脚本等内容。

系统初始化完成后指令预处理器开始工作，它通过预取控制单元的通信单元访问硬件虚拟部件中的总线控制单元，从存储器模拟单元中读取一段指令流，然后再通过访问指令表读取指令格式，并由预处理单元将指令流分解，分解后的指令由预取控制单元存放在指令预取队列中，供指令逻辑控制器使用。

指令逻辑控制器从指令预处理器获得经过预处理的指令信息，通过脚本解析单元进行解析；脚本解析中所需的指令信息通过指令表的通信单元获取。指令的运算过程通过数字控制单元和逻辑控制单元完成；解析后的指令动作通过通信单元提交到硬件虚拟部件的总线控制单元中，总线控制单元可以驱动硬件虚拟部件中的其他处理单元实现对存储器、寄存器、堆栈等硬件的仿真操作。

在硬件虚拟部件中为了准确地模拟硬件工作方式，对各硬件组件的访问采用总线控制单元进行统一调度，并将模拟仿真结果反馈给上层的用户程序。在实现中采用控制类动作由控制总线调度，读写类动作由数据总线调度的方法实现。

在系统构建与实施中，主要工作是实现将与硬件相关的部分及指令解析与仿真执行驱动机制封装到一个完整的系统中(如图1所示)。为实现指令解析的自驱动过程，本发明内部包含一个自控制机制，它协助系统完成调度与运行。每执行一条指令时，系统从指令预处理器中读取一条待解析的指令单元，当完成指令的解析与处理后向上层输出指令解析与执行结果，接着准备开始下一条指令的执行。

为提高指令读取的效率，我们将指令预处理器放在指令流提交前，对指令流进行初步的处理。预处理的意义在于：一方面，采用指令流水线的思想，使指令的预取和处理过程能够并行处理；另一方面，将指令语义解析的部分动作交付给预处理单元完成，这样可以平衡指令读取和指令处理操作之间的时间不匹配问题，进一步提高仿真并行处理的效率。这个过程在图3中给出了说明。图中标出的“虚拟机控制机”是与本系统相关联的上层部件，本系统与其有输入和输出连接端口，在系统内部指令解析请求与指令预取请求可以并行发送，而目在系统中也可以独立完成。

在本发明技术方案的设计中，我们将嵌入式系统中的常用指令分为三类：

1)运算型指令：以计算、传送为目的的指令，约占六至七成。例如算术指令、传送指令、测试指令，等等。运算型指令的解析过程大致包括取值、运算、写值几个步骤。

2)跳转类指令：以判断转移为目的的指令，约占一至两成。例如条件转移、判零转移，等等。跳转型指令的解析过程大致包括取值、生成判定条件、判定结果几个步骤。

3)其他指令：与特定处理器密切相关的指令，约占一至两成。例如中断处理、堆栈指令、组合指令，等等。

在系统中设计基本脚本动作库，系统中的绝大部分规则指令，都可以使用库中的一个相关脚本动作组合来实现。脚本库中的基本脚本动作包括：

1)读：取值过程，从仿真硬件设备中读，这些仿真设备可能是存储器、寄存器或者外部设备；

2)计算：运算过程，将已经读取到的数据按照指令事先约定的方式运算；

3)写：写值过程，将结果写回到仿真硬件设备中；

4)配置：配置特殊寄存器，可能是标志寄存器、控制寄存器等；

5)判定：仅用于跳转型指令，生成判定条件并判定结果。

根据指令的这些特征，本发明提出一种新的指令仿真解析系统，即依据“基于指令表的指令自驱动解析模型”(Instruction table based auto-drive parse model)完成系统设计。

在本指令解析系统中，除指令系统特有的属性外，绝大部分对指令集的描述可以通过调整配置信息的方式进行定义。当指令通过脚本动作的方式配置完成后，即可以实现动态模式的自解析过程。本系统可以解决传统指令解析中的瓶颈问题，大幅提升指令解析的实现性能。

实施例2

解析系统的实现方法：

在实现指令仿真自驱动解析系统时，应采用分层体系结构完成设计，系统可分成三个层面，即解析驱动层、指令系统层及硬件抽象层，如图2中的右侧所示。

在硬件抽象层中主要包括针对目标机硬件的管理内容，如内存存储方式的管理、处理器执行模式的管理；这一层可以起到硬件仿真与具体硬件相分离的作用，为系统以适应不同的硬件执行环境打下良好基础。在指令系统层中包含有指令系统定义、脚本语义定义、指令表定义等功能，它们给出了与指令描述规则、指令执行规则有关的控制和说明信息。在解析驱动层包括了脚本定义、脚本驱动、脚本管理等功能，这些功能构成了指令解析中的逻辑控制方式与规则，是指令解析、指令运算的实体。

按照本发明中给出的设计方案可以实现根据不同的用户程序在一套虚拟仿真运行平台上实现对不同指令集、不同处理器的存储方式、不同处理器的工作方式的指令解析与虚拟仿真运行。这种处理机制的结构如图2中左侧部分所表示。

本发明技术方案的实现，具体完成以下的设计步骤：

1.构建指令预处理器；指令预处理器的功能是在指令处理之前首先对指令进行读取和分解操作。在指令预处理器中可以通过通信单元、预取控制单元访问到硬件虚拟部件的总线控制单元；还可以从存储器模拟单元中的指定位置上读取指令流；同时还可以通过预取控制单元访问指令表，从中读取目标机的指令格式；对获得的信息在预处理单元中完成指令流分解；对分解后的指令流做简单的解析，由预取控制单元存放在指令预取队列中，为指令仿真解析系统提供输入，如图1所示。

2.建立处理器级的内存管理机制；因为多字节数据值在内存中通常有两种存放方式：Big-endian(译作大结尾，或降序)方式和Little-endian(译作小结尾，或升序)方式。多字节数据的存储方式取决于所使用的硬件平台。例如，Intel公司的32位处理器家族使用的都是Little-endian存储方式。Big-endian则被一些嵌入式处理器选用，另外，TCP/IP等网络协议也要求传输信息必须符合Big-endian格式。

为使仿真系统不受数据存储方式的限制，在虚拟硬件仿真部件中须设计存储器模拟单元。该模块在装载字节码的时候，根据目标机的配置信息实现将多字节数据转换为目标机上的存储格式。

3.构建处理器工作模式切换机制；CPU通常可以分为基于寄存器和基于堆栈两种工作模式。基于寄存器的CPU，如Intel公司的Pentium芯片，有8个用来完成基本运算的32位寄存器。基于堆栈的CPU，如Harris半导体公司的RTX 32P芯片，有两个用来完成基本运算的片上堆栈。两种处理器工作模式各有特点，基本特点如表1所述。

         表1、基于寄存器和基于堆栈的CPU工作模式

  基于堆栈的处理器  基于寄存器的处理器  执行过程  内存开销较小  比较透明，易于调试  函数调用  较快  需做很多额外工作，较慢  上下文切换  较快  需消耗大量内存，较慢  基本操作(常规运算)  较慢  较快(整体性能更好)

为使指令仿真解析系统可以同时支持处理器的多种工作模式，在硬件抽象层分别就两种工作模式进行了模拟。通过归纳两种处理器工作模式的特性，定义专用的处理器描述语言(ProcessorDefinition Language)并通过接口的方式为上层提供服务。

这样做的优势在于，采用统一接口的方式使处理器与内存之间的数据访问差异被消除，当面对不同的处理器模式时，可通过预留的接口完成对处理器工作模式的配置。

4.构建相应的虚拟指令集格式；即在完成了对目标机硬件的抽象后，以此为基础建立指令表描述，指令表描述的作用是可以通过指令集定义规则实现对不同指令表的统一描述。对指令集的描述又分为对格式的定义和对语义的定义。

指令格式的描述信息存储在指令表中。指令表由指令码、指令长、操作数格式(长度、寻址方式等)、访问模式、指令系等与指令格式和指令解析相关的核心数据结构组成。系统初始化时，将读取指令表的信息以初始化指令系统，同时建立索引结构加快访问速度。一张经过定义后的指令表主要包含表2中描述的内容。

                                        表2、定义后的指令表基本项

    指令   码    助记   符    指令   长    操作数   个数    第一   操作数   长   第二   操作数   长   第一   操作数   类型   第二   操作数   类型   数据   访问   方式  存储   器   使用   编号  指令   系  10  ADDB  3  2  1  1  REG  REG  BYTE  NULL  ADD  20  ADD  3  2  1  1  REG  REG  WORD  NULL  ADD  30  ADDB  3  2  1  1  REG  IMM  BYTE  NULL  ADD  40  ADD  4  2  1  2  REG  IMM  WORD  NULL  ADD

这种指令系统构建方法有以下特点：

在指令数较少(不超过2⁸)时，直接建立以指令码为关键码的线性索引结构可以保证系统能够以O(1)的时间复杂度快速定位指令码。

当指令系统的指令条数较多(超过2⁸)时，可以通过建立Hash索引结构在保证性能的同时不占用过多索引存储结构。

5.构建指令逻辑控制器；即指令在指令表中存储的特征字段是脚本序列生成的基础，属于同一指令系下的指令，其脚本序列采用同一模板生成。脚本模板描述了操作数的读写规则、寻址方式、数据源、使用的总线、运算规则等与硬件驱动直接相关的关键动作，在指令逻辑控制器中包括脚本语义定义单元和脚本解析单元分步实现指令的逻辑控制。在图3中还给出了指令解析中的并行处理方法，其中“虚拟机控制机”是调用本系统的上层部件，它与本系统有标准的输入和输出端口；图中表示的指令解析过程说明在系统内部指令解析请求与指令预取请求可以并行发送，这些操作在系统中也是独立完成的。

当指令的含义由脚本序列完成定义后，便可以通过硬件虚拟部件完成指令动作的仿真了。下面以具体执行步骤说明本系统的工作方式。

在完成嵌入式系统设计中，软、硬件工作通常是同步进行的。但在硬件系统还未完成之前，非常需要一个虚拟的硬件环境来支持软件系统设计工作。为了实现目标机的功能，首先要在宿主机中进行大量的工作，如程序编写、编译、链接，这些需要在宿主机的交叉编译环境中完成(不属于本专利所阐述内容)。当完成交叉编译链接后，生成目标机的可执行码。这些代码还不能直接送入目标机中运行，因为也许这时目标机的硬件还未完成，或者是硬件系统还未经过验证，无法保证程序的正确执行。这时需要在宿主机上仿真调试，祛除掉所有的逻辑错误和大部分的执行错误，然后再通过通信端口传递到目标机中运行，这个执行过程如图4所示。指令解析过程的自驱动工作流程包含如下步骤：

1)系统初始化：当用户程序启动后，系统从指令表中读取与指令解析相关的字段信息，完成对硬件虚拟部件、指令表及指令逻辑控制器的初始配置和指令处理规则装载，做好指令解析的前期准备；

2)指令预处理：从指令存储区中读取指令，并进行初步的分析和分解；

3)指令解析及脚本序列生成：根据预处理的结果对选中的指令系进行脚本序列生成，参照类型模板和操作方式完成此项工作；脚本序列是用来描述指令动作的，它可以作为输入提交给虚拟硬件部件完成对二进制指令流的仿真。

4)指令动作脚本仿真执行：指令动作脚本序列根据指令在指令表中的描述自动生成，脚本序列的执行结果传递给上层调用系统，通过系统判断得到执行效果，由执行效果决定下一步完成什么工作。

图4中所描述的宿主机是指令解析及虚拟运行的基础硬件，在其上构建了虚拟仿真调试环境，其中包括建立目标机指令解析及硬件仿真执行系统；其中标注的多个目标机说明本系统可支持多种嵌入式系统，通过将目标机的指令传递给指令仿真解析系统，完成目标机的指令解析和重构过程，然后再将解析后的指令传递给虚拟硬件模块，由它完成目标机的仿真调试。当程序的大部分错误都被修正后，再将正确的目标机代码通过通信口传递给目标机运行。这样可以达到缩短嵌入式系统设计周期，在设计中采用软硬件协同设计方法快速调整设计方案，有效地提高系统设计质量。