最大电压检测电路和最小电压检测电路

摘要

本发明提供一种不需要输入电流的最大电压检测电路和最小电压检测电路。在电源电位和结点N1之间连接特性相同的NMOS11～1n，向各栅极提供输入电压IN1～INn，结点N1经由恒流电路(2)接地。在电源电位和结点N2之间连接特性相同的NMOS4，经由恒流电路(4)将结点N2接地。将结点N1、N2连接到运算放大器(3)的输入侧上，将其输出电压OUT提供给NMOS4的栅极。如果输入电压IN1最高，则NMOS11为导通，结点N1成为输入电压IN1－阈值电压VT。此外，结点N2成为输出电压OUT－阈值电压VT。因为NMOS1、4的阈值电压VT相等，所以输出电压OUT＝输入电压IN1，最高输入电压作为输出电压OUT输出。因为对NMOS的栅极施加输入电压IN，所以不流过输入电流。

说明书

技术领域

本发明涉及在多个输入电压内检测最高电压的最大电压检测电路和检测最低电压的最小电压检测电压电路。

背景技术

【专利文献1】特开2005-5808号公报

图2是上述专利文献1中记载的现有技术的最大值检测电路的结构图。

该最大值检测电路生成与所提供的多个输入电压x1～x3内最大的输入电压相等的电压z，具有：NPN晶体管Q11～Q13，分别对基极施加输入电压x1～x3；NPN晶体管Q1r，用于补偿晶体管Q11～Q13中处于导通状态的晶体管的基极-发射极间电压；电流源Jt，驱动晶体管Q11～Q13、Q1r；以及PNP晶体管Q21～Q23和Q2r，用于向晶体管Q11～Q13中处于导通状态的晶体管和晶体管Q1r供给大小相同的电流。

进而，该最大值检测电路具有：NPN晶体管Q31～Q33，用于控制是否从晶体管Q21～Q23吸引基极电流；电流源Jt～J3，驱动晶体管Q31～Q33；PNP晶体管Q41～Q43，用于从晶体管Q21～Q23吸引基极电流；阻抗转换电路F，对输出阻抗进行转换。阻抗转换电路F由NPN晶体管Qa、驱动该晶体管Qa的电流源Ja、PNP晶体管Qb、以及驱动该晶体管Qb的电流源Jb构成。

晶体管Q11～Q13、Q1r的发射极共同连接在电流源Jt上，集电极分别经由晶体管Q21～Q23、Q2r连接在电源VCC上。晶体管Q1r的基极电压作为输出电压z被输出，并且该基极连接在阻抗转换电路F中的晶体管Qb的发射极上。

晶体管Q31～Q33的集电极连接在电源VCC上，基极分别连接在晶体管Q21～Q23的集电极上，发射极分别连接在电流源J1～J3上。晶体管Q41～Q43的基极分别连接在晶体管Q31～Q33的发射极上，发射极分别连接在晶体管Q21～Q23的基极上，集电极连接在接地电位GND上。

晶体管Q21～Q23的基极共同连接在晶体管Q2r的基极上，这些晶体管Q21～Q23构成电流反射镜电路的输入侧，晶体管Q2r构成电流反射镜电路的输出侧。

下面，对工作进行说明。

在这样的最大值检测电路中施加输入电压x1～x3，其中，输入电压x1作成最高。

由此，施加了最高输入电压x1的晶体管Q11为导通状态，其它的晶体管Q12、Q13为截止状态。伴随于此，晶体管Q32、Q33的基极电压上升，这些晶体管Q32、Q33为导通状态。因此，晶体管Q42、Q43的基极电压上升，这些晶体管Q42、Q43为截止状态，所以晶体管Q22、Q23中不流过基极电流。因此，不从晶体管Q22、Q23供给电流。

另一方面，由于晶体管Q11为导通状态，所以晶体管Q31的基极电压降低，该晶体管Q31为截止状态。伴随于此，由于晶体管Q41的基极电压降低，该晶体管Q41为导通状态，所以晶体管Q21中流过基极电流。因此，从晶体管Q21供给的电流I1流向晶体管Q11。而且，在成为导通状态的晶体管Q11的发射极中，出现从输入电压x1减去该晶体管Q11的基极-发射极间电压VBE1后的电压V01(＝x1-VBE1)。

此外，晶体管Q1r的基极中出现将该晶体管Q1r的基极-发射极间电压VBE1加在电压V01上后的电压(＝V01+VBE2)，该电压成为输出电压z。因此，输出电压z成为如下。

z＝V01+VBE2＝x1-VBE1+VBE2

由于晶体管Q11～Q13和晶体管Q1r构成电流反射镜电路，所以晶体管Q11中流过的电流和晶体管Q1r中流过的电流的大小相同。因此，如果将晶体管Q11～Q13、Q1r形成为具有同一VBE(基极-发射极间电压)-IE(发射极电流)特性，则VBE1＝VBE2。由此，输出电压z＝x1，输入电压x1～x3中最高的电压x1作为输出电压z输出。

但是，由于上述最大值检测电路由双极型晶体管构成，所以例如向晶体管Q11的基极提供输入电压x1，由此，在该晶体管Q11中流过基极电流。因此，当连接输出阻抗高的电压源时，存在因基极电流而使输入电压变化的问题。

例如，在将输出阻抗为100kΩ的电压源连接到晶体管Q11的基极上时，若基极电流流过1μA，则变化的电压ΔV为ΔV＝100kΩ×1μA＝100mV。

因此，不能适用于像液晶驱动电路那样在引入数10μA的电流的情况下就发生误点亮的电路中。

发明内容

本发明的目的在于：提供一种不需要输入电流的最大电压检测电路和最小电压检测电路。

本发明的最大电压检测电路的特征在于，具有：多个第1N沟道MOS晶体管(以下称为“NMOS”)，连接在电源电位和第1结点之间，具有由提供给各个栅极的输入电压控制导通状态的同一电特性；第2NMOS，具有与上述第1NMOS相同电特性，连接在电源电位和第2结点之间，由提供给栅极的输出电压控制导通状态；第1以及第2恒流电路，分别连接在上述第1、第2结点与接地电位之间，流过相同的恒定电流；运算放大器，在上述第1以及第2结点上分别连接非反相输入端子以及反相输入端子，从输出端子输出上述输出电压。

在本发明中，具有下述效果：由于成为向NMOS的栅极提供输入电压，所以不流过输入电流，即使连接输出阻抗高的电路作为输入源，也能够以高的精度检测出最大电压。

附图说明

图1是表示本发明的实施例1的最大电压检测电路的结构图。

图2是现有的最大值检测电路的结构图。

图3是表示本发明的实施例2的最大电压检测电路的结构图。

具体实施方式

最大电压检测电路包括：多个检测电路，连接在电源电位与第1、第2结点之间，具有由分别提供的输入电压控制流向该第1以及第2结点的电流的同一电特性；第1以及第2恒流电路，分别连接在上述第1、第2结点与接地电位之间，流过相同的恒定电流；以及运算放大器，在上述第1以及第2结点上分别连接非反相输入端子以及反相输入端子，从输出端子输出上述输出电压。

进而，各检测电路包括：第1NMOS，连接在第1内部结点和第1结点之间，由提供给栅极的输入电压控制导通状态；第1P沟道MOS晶体管(以下称为“PMOS”)，连接在电源电位和上述第1内部结点之间，由该第1内部结点的电位控制导通状态；第2PMOS，连接在电源电位和第2内部结点之间，通过和上述第1PMOS构成电流反射镜电路从而控制为与该第1PMOS相同的导通状态；第2NMOS，连接在上述第2内部结点和上述第2结点之间，由上述输出电压控制导通状态。

实施例1

图1是表示本发明的实施例1的最大电压检测电路的结构图。

该最大电压检测电路为了在例如液晶显示装置等中自动调整亮度或对比度而检测显示像素的驱动电压的最大值，具有电特性相同的多个NMOS1₁、1₂、...、1_n。而且，向这些NMOS1₁、1₂、...、1_n的栅极分别提供对多个显示像素的驱动电压作为输入电压IN1、IN2、...、INn。

NMOS1₁～1_n的漏极连接在电源电位VDD上，源极共同连接在结点N1上。结点N1经由恒流电路2连接在接地电位GND上，并且在该结点N1上连接运算放大器(OP)3的非反相输入端子。

运算放大器3的反相输入端子连接在结点N2上，在该结点N2上连接NMOS4的源极。NMOS4的漏极连接在电源电位VDD上，栅极连接在输出输出电压OUT的运算放大器3的输出端子上。进而，在结点N2和接地电位GND之间连接用于在NMOS4中流过恒定电流的恒流电路5。

另外，NMOS1₁～1_n、4都形成为具有同一阈值电压VT和VGS(栅极-源极间电压)-ID(漏极电流)特性，设定为恒流电路2、5中流过的恒定电流也是相同的值。

下面，对图1的工作进行说明。

在此，在输入电压IN1～INn中，将输入电压IN1作成为最高电压。

NMOS1₁的源极电压成为比输入电压IN1低该NMOS1₁的阈值电压VT的电压，其它的输入电压IN2～INn和NMOS1₂～1_n的源极电压的差变得比阈值电压VT小。由此，NMOS1₁为导通状态，NMOS1₂～1_n为截止状态，结点N1的电位VN1成为从输入电压IN1减去阈值电压VT后的电位，即，VN1＝IN1-VT。

另一方面，由于将运算放大器3的输出电压OUT提供给NMOS4的栅极，所以结点N2的电位VN2成为从输出电压OUT减去NMOS4的阈值电压VT后的电压，即，VN2＝OUT-VT。

由于结点N1、N2连接在运算放大器3的非反相输入端子以及反相输入端子上，所以该运算放大器3的输出电压OUT成为这些结点N1、N2的电位VN1、VN2相等的电压。即，通过运算放大器3进行反馈工作，使下述关系成立。

IN1-VT＝OUT-VT

因此，OUT＝IN1，即，输入电压IN1～INn中最高的电压IN1作为输出电压OUT被输出。

综上所述，该实施例1的最大电压检测电路由于构成为将输入电压IN1～INn施加给NMOS的栅极，所以不流过输入电流，具有即使连接输出阻抗高的电路作为输入源也能够以高的精度检测最大电压的优点。

另外，虽然在上述实施例1中对最大电压检测电路进行了说明，但是如果将NMOS1₁～1_n、4变为PMOS、将恒流电路2、5配置在电源电位VDD侧，则可得到最小电压检测电路。

实施例2

图3是表示本发明的实施例2的最大电压检测电路的结构图，与图1中的要素共同的要素付与共同的符号。

该最大电压检测电路具有分别提供输入电压IN1、IN2、...、INn的多个检测部10₁、10₂、...、10_n。检测部10₁～10_n是完全相同的结构，用NMOS11、14和PMOS12、13构成。

检测部10₁的情况下，输入电压IN1提供给NMOS11的栅极，该NMOS11的源极连接在结点N1上。NMOS11的漏极连接在结点N3上，在结点N3上连接PMOS12、13的栅极和该PMOS12的漏极。这些PMOS12、13的源极连接在电源电位VDD上。这样，PMOS12、13构成电流反射镜电路。此外，PMOS13的漏极连接在结点N4上，NMOS14的漏极连接在该结点N4上。NMOS14的源极连接在结点N2上，向栅极提供输出电压OUT。

提供输入电压IN2～INn的检测部10₁、10₂、...、10_n也相同，这些检测部10₂～10_n的NMOS11、14的源极分别共同连接在结点N1、N2上，向NMOS14的栅极提供输出电压OUT。

进而，在结点N1、N2和接地电位GND之间分别连接恒流电路2、5，在该结点N1、N2上分别连接运算放大器3的非反相输入端子和反相输入端子。而且，从运算放大器3的输出端子输出输出信号OUT。另外，设定为各检测部101～10n的PMOS12、13、NMOS11、14的各个栅极长以及栅极宽度的尺寸相等，并且，恒流电路2、5中流过的电流的大小也是相同的值。

下面，对图3的工作进行说明。

在此，输入电压IN1～INn中将输入电压IN1作成为最高电压。

检测部10₁的NMOS11的源极电压成为比输入电压IN1低该NMOS11的阈值电压VT的电压，其它的检测部10₂～10_n的NMOS11的源极电压与对应的输入电压IN2～INn的差变得比阈值电压VT小。由此，检测部101的NMOS11为导通状态，其它的检测部10₂～10_n的NMOS11为截止状态。

结点N1的电位VN1成为从输入电压IN1减去阈值电压VT后的电位，但是，因为实际上存在NMOS11的导通电阻R1，所以将该NMOS11中流过的电流(即，恒流电路2的电流)设为I时，有VN1＝IN1-VT-R1×I。

串联连接在NMOS11上的PMOS12中也流过与该NMOS11相同的电流I，进而，在对该PMOS12构成电流反射镜电路的PMOS13和NMOS14中也流过相同的电流I。由于向NMOS14的栅极提供输出电压OUT，所以将NMOS14的导通电阻设为R4时，结点N2的电位VN2为VN2＝OUT-VT-R4×I。

由于结点N1、N2连接在运算放大器3的非反相输入端子和反相输入端子上，所以该运算放大器3的输出电压OUT成为这些结点N1、N2的电位VN1、VN2相等的电压。即，通过运算放大器3进行反馈工作以使下述的关系成立。

IN1-VT-R1×I＝OUT-VT-R4×I

因为NMOS11、14设定为相同的尺寸，所以R1＝R4。因此，上式成为OUT＝IN1。由此，在输入电压IN1～INn中最高的电压IN1作为输出电压OUT被输出。

接着，在输入电压IN1～INn中，输入电压IN1和IN2作成是几乎相同的电压VMAX，是比其它的输入电压IN3～INn高的电压。

这种情况下，检测部10₁、10₂的NMOS11同时为导通状态，在这些检测部10₁、10₂的NMOS11中，流过电流I一半的电流。因此，结点N1的电位VN1成为VN1＝VMAX-VT-R1×I/2。

另一方面，在对检测部10₁、10₂的NMOS11构成电流反射镜电路的PMOS13和NMOS14中也分别流过一半的电流I/2。因此，结点N2的电位VN2成为VN2＝VMAX-VT-R4×I/2。

由于结点N1、N2连接在运算放大器3的非反相输入端子和反相输入端子上，所以该运算放大器3的输出电压OUT成为这些结点N1、N2的电位VN1、VN2相等的电压。即，通过运算放大器3进行反馈工作，使下述关系成立。

VMAX-VT-R1×I/2＝OUT-VT-R4×I/2

如上所述，因为R1＝R4，所以上式变为OUT＝VMAX。由此，即使在输入电压IN1～INn中存在多个最高电压VMAX，该电压VMAX也能正确地作为输出电压OUT被输出。

综上所述，该实施例2的最大电压检测电路由于构成为将输入电压IN1～INn施加给NMOS的栅极，所以不流过输入电流，具有和实施例1同样的优点。

进而，该实施例2的最大电压检测电路中，提供输入电压IN1～INn的检测部10₁～10_n具有：由输入电压控制导通状态的NMOS11和构成为通过电流反射镜电路流过与该NMOS11相同的电流的NMOS14。而且，进行反馈控制，使连接这些NMOS11的源极的结点N1的电位VN1和连接NMOS14的源极的结点N2的电位VN2相等。由此，由于即使在存在多个大致相同电平的最大电压时，各检测部10中的NMOS11、14也成为相同的导通状态，所以具有能够以高精度检测最大电压的优点。(实施例1的情况中，当存在多个大致相同电平的最大电压时，在输入侧的NMOS1₁～1_n中恒定电流I进行分流，与输出侧的NMOS4中流过的电流不一致。因此，NMOS1、4的导通电阻引起的压降不同，存在不能检测出正确的最大电压的可能。)

另外，虽然在上述实施例2中对最大电压检测电路进行了说明，但是通过调换NMOS和PMOS、相反地连接电源电位VDD和接地电位GND，由此可得到最小电压检测电路。