利用同调取样技术增加图像像素清晰度的装置及其方法

摘要

一种用以调整输入图像信号成为输出图像信号的装置及其方法，是将代表原始图像的模拟信号经过较原始图像像素率高的频率进行取样，然后在水平方向进行数字化缩小处理。若对于模拟信号的取样频率为输入像素率的整数倍，则可避免直接以所需图像清晰度取样输入信号所产生部分缺点。同理，假若输入信号是以数字形式接收，则必须以数字/模拟转换器将数字信号转换为模拟信号，再以较接收图像像素率高的取样率，以模拟/数字转换器对模拟信号进行取样。接着，对过取样像素数据进行数字缩小化处理后，将缩小后像素数据储存于缓冲器存储器内，再根据所需对储存于缓冲器存储器内的像素数据进行垂直方向的放大或缩小处理。最后，将处理后的像素数据传送予显示装置显示之用。

说明书

技术领域

本发明与一个显示系统有关，特别是有关利用一种利用同调取样(coherentsampling)技术增加图像像素清晰度的装置及其方法。

背景技术

显示系统是将诸如DVD播放器或电脑等视讯源装置的输入图像，处理成为输出图像后显示在监视器或电视的相对应屏幕上。通常，输入图像是由电脑主机或者一个视频信号源传送出来，其像素清晰度业已由该等信号源所预先决定，因此，显示系统需要利用缩放器(scaler)重新调整输入图像的像素清晰度成为适切的输出像素清晰度，使得显示幕能正确地显示输出图像。由电脑所提供的输入图像信号通常是属VESA格式，VESA是一种电脑图形格式。

现今视频和图像显示设备通常包含具有固定像素清晰度的显示面板，LCD监视器和LCD电视即为此中的一例。这些显示面板通常仅接受数字化的来源图像驱动方式，然而，大多数的视频信号源仍然是以模拟格式传送图像或图像顺序，故需要模拟数字转换器(ADC)对模拟视频信号输入进行取样暨数字化处理。习知显示控制器的ADC取样区间(interval)是与视频信号源的原始清晰度相关，换句话说，经过ADC处理输出的像素清晰度反映出视频信号源的原始清晰度。通常，ADC输出的数字化像素清晰度比显示面板的像素清晰度低。假若直接将数字化图像显示于显示面板时，图像无法填满整个显示区域，即如图6中所示。通常为配合显示面板清晰度，会利用数字化的缩放方法来增加图像清晰度，图7是显示习知放大(upscaling)技术的功能方块图。

发明内容

目前所使用的数字化方式与数字放大方法通常会有若干的问题。首先，视频源模拟信号所具有的时序杂讯(timing jitter)通常是像素周期中相当显著的一部分。可借由锁相回路(PLL)技术追踪水平扫描线同步时序信号(HSYNC)即可将某些时序杂讯移除，即如图7中所示。但是，如图7所示，纵然使用设计精良的PLL 710，PLL所再生的取样时序(CLKADC)与输入图像信号102之间，仍保留着显著的抖动杂讯，即如图7所示，使ADC取样模拟输入信号时产生非常大的误差，并明显地会导致图像品质劣化的问题。然而，若要改善图像品质劣化的问题，则ADC可以高于尼奎斯特率(Nyquist rate)或最大信号转换率(maximum signal transition rate)的频率对输入信号进行取样，如果符合此等条件中之一，则取样后的输入信号可经由分析，获致输入信号与取样时序间目前的时序误差。  因此，通过本发明的更进一步的改良，使用一相位检测器撷取出实际与理想上取样点间的时序误差，即便如图8a反馈至PLL降低进一步的时序误差，亦或如图8b般利用数字内插技术修正取样误差。以此等技术中的任一种，均可以将时序误差的效应予以明显地降低。另外，导因于长缆线或品质差缆线、或阻抗不匹配的频率响应劣化的问题，也可以借由数字内插法作信号修正，即此法的另一项优点。

而增加取样率的另一项优点源于信号处理与尼奎斯特定理相关的实际问题。理论上，根据奎斯特定理，若以尼奎斯特率取样的信号，借由相当精准滤波器(filter)必然可以精确地重建模拟弦波信号。假若以高于尼奎斯特率进行取样的话，则在显示面板取样、数字化、然后进行重建信号的精准度，必然可以因而提升。另外，以足够高的频率进行取样，则对于水平方向进行数字放大的需求即可以弭除，获致节省功率与成本的好处。

因此，本发明提供一种调整输入图像像素清晰度的装置及方法。根据本发明，是以高于原始图像像素率(pixel rate)的频率对于代表输入图像的模拟信号进行过取样(oversampling)处理，借以调整像素清晰度，然后再以数字缩小(downscaling)方式产生符合输出图像所需水平清晰度的像素数据(pixel data)。过取样所得的像素数据可被存放于缓充存储器中，然后再进行数字缩小的处理。也可以先进行数字缩小处理，然后再将缩小后的图象数据储存在缓冲存储器内，以节省缓冲存储器的空间需求。

附图说明

图1是显示根据本发明的增加图像像素清晰度装置的方块示意图；

图2是显示根据本发明的增加图像像素清晰度装置内时脉电路一例的示意图；

图3是显示根据本发明的增加图像像素清晰度装置内时脉电路另一例的示意图；

图4是显示图1相关输出的各个波形图；

图5是显示根据本发明方法的流程图；

图6是显示原始输入图像与显示面板的示意图；

图7a和7b是显示习知装置的示意图；

图8a和8b是显示根据本发明相位侦测器的示意图；以及

图9是显示根据本发明增加图像像素清晰度装置的另一方块示意图。

具体实施方式

请参照图9，即根据本发明用以增加图像像素清晰度的一装置900的方块示意图。如图9所示，装置900包括一模拟/数字转换器(ADC)140、一内插引擎(interpolation engine)155、缓冲存储器160、以及一垂直缩放器(vertical scaler)170。装置900是用以处理输入来源图像信号102成为输出目的图像信号103，以便能显示于监视器或电视的屏幕上。此输入来源图像信号102是由电脑主机或视频信号源传送出来，是属模拟格式。当ADC 140均以与输出图像信号所采用的像数率相同或更高的水平像素清晰度对输入信号进行取样的话，便无需于画面的水平方向进行数字放大(upscal ing)操作。据此，输入图像信号102经过过取样，在ADC 140输出端产生的像素清晰度，即为来源像素清晰度的整数倍，以简化时序误差撷取与内插处理的信号处理需求。另外，整数倍过取样还能降低视频(visual aliasing artifacts)，此即若自诸如个人电脑图形系统等高频宽视频来源采用非整数倍过取样(non-integer oversampling)时，通常此等视频源会在信号回建时使用像素率取样-保持形式(pixel rate sample-hold style)，而含有相当的谐波能量(harmonics energy)。而整数倍过取样也可以称之为同调取样(coherentsampling)。内插引擎155可用来作为时序误差校正、频率响应校正、以及将数字像素数据予以缩小处理等之用，以配合输出面板输出数据的像素清晰度。经过内插处理，一条或多条像素数据线会储存至缓冲器存储器160内，然后缓冲器存储器160的输出会及于垂直缩放器170，由垂直缩放器170将影像尺寸予以垂直放大或缩小，以配合输出面板输出影像的垂直线清晰度。自垂直缩放器170处理输出后的影像数据，会进一步经过色彩强化(colorenhancement)等信号处理步骤，再格式化配合面板数据格式后，传送至显示面板。

请参照图1，所示为根据本发明另一较佳实施例的用以增加影像像素清晰度装置100的方块示意图。如图1所示，装置100包括：一数字接收器110、数字/模拟转换器(DAC)120、一选择器130、一模拟/数字转换器(ADC)140、一水平缩小器(horizontal down-scaler)150、一缓冲器存储器160、以及一垂直放大器(vertical up-scaler)170。装置100是用来处理来自于电脑主机或视频源的数字来源图像信号101或模拟图像信号102，并产生输出目的图像信号103供显示于监视器或电视的屏幕上。

如图1所示，数字来源图像信号101输入至数字接收器110，然后传送至DAC 120转为相对应的模拟信号121。较佳而言，数字接收器110可以包含数字视频界面(DVI)接收器111或数字视频端口(digital video port)112，分别用以处理DVI信号或数字格式的图像信号。一选择器115是用来选择代表数字来源图像的数字数据信号113或114，再由DAC 120转换成为模拟图像信号121。此较佳实施例中，DAC 120的转换率与数字来源图像信号101的接收来源像素率相同。相对应的模拟图像信号121输入至选择器130的一输入端，而模拟来源图像信号102则输入至选择器的另一输入端。据此，选择器130可用以选择相对应的模拟图像信号121或模拟来源图像信号102，成为一经选择模拟图像信号131，而经选择模拟图像信号131会送至ADC 140处理。根据本发明，ADC 140可使用较来源图像信号101或102的来源图像像素率高的取样频率，对于模拟图像信号131进行取样和数字化处理。借此ADC 140会产生过取样像素数据141，此过取样像素数据141中每条线的主动像素(activepixel)数，会高于来源图像信号101或102中每条线的主动像素数。较佳而言，ADC 140所提供的每条主动像素数是来源图像每条主动像素数的整数倍，故就影像主动部分，ADC 140的取样转换率是为来源图像信号101或102像素率的整数倍，而使用整数倍的同调取样，可以避免取样图像的失真(aliasingartifacts)。

之后，过取样像素数据141会经过缩放器150和170处理，为配合目标图像特定的像素清晰度，分别进行水平缩小与垂直放大或缩小的处理，图4是显示各输出波形，以供参考。

例如，来源图像的像素清晰度为XGA，具有1024×768个像素，而目标图像所需的像素清晰度是SXGA，具有1280×1024个像素。然而，此例并非用以限定本发明的范围，XGA与SXGA的若干参数提供如下：

输入图像：

输入更新率/图框率：60Hz

每图框输入主动线数：768

每线输入主动像素数：1024

每图框输入总线数：806

每线输入总像素数：1344

输入像素率：65MHz

输出图像：

输出更新率/图框率：60Hz

每图框输出主动线数：1024

每线输出主动像素数：1280

每图框输出总线数：1072

每线输出总像素数：2098

输出像素率：135MHz

假若输入图像为模拟信号，ADC 140会使用两倍于输入像素率的频率对图像信号102进行数字化处理，即2×65MHz＝130MHz，则在ADC 140输出端的过取样像素数据141具有如下特性：

过取样更新率/图框率：60Hz

每图框过取样主动线数：768

每线过取样主动像素数：2048

每图框过取样总线数：806

每过取样总像素数：2688

过取样像素率：130MHz

过取样像素数据141会先及于水平缩小器150，将水平方向的每条2048主动像素数缩小为每条1280主动像素数。经过水平缩小的图象数据的主动像素数据会储存于缓冲器存储器160，再提供给垂直放大器170做内插处理增加主动线数，将图样垂直放大，使得每输出图框主动线数大于每输入图框主动线数。本例中，图像在垂直方向由每图框768主动线数放大至每图框1024主动线数。垂直放大后的输出可再经过其他影像或信号处理，然后以输出时脉率将图象数据输出至显示装置。

输出时脉率与每线总像素的调整方法，是在缓冲器存储器160无过溢(overflow)或下溢(underflow)的情况下产生目标图像，故与输入图框率相同的平均频率产生输出图框。

过取样像素数据141可提供至相位侦测器180，用以将图像像素数据141处理撷取相位误差信息予ADC时脉产生器(如图8b所示的锁相回路190)，是相对于输入的来源图像信号101或102，以增强对输入取样的相位追踪效能。这样的相位误差反馈方式，对于含有显著水平高频信息的输入图样特别有效。一相位误差反馈方法是显示于图8b，其中像素数据141是及于一相位侦测器185，从过取样像素数据141内撷取出相位误差信息Φε，再由累加器187使用相位误差信息与缩放比例信息189，产生索引信号予内插引擎155。此累加器189包括第一加法器1871、第二加法器1872以及暂存器1873，如图8b所示，第一加法器1871连接至暂存器1873，并具有一输入端接收缩放比例信息189。第二加法器1872的输入端连接至暂存器1873与相位侦测器185的输出端，而其输出端连接至内插引擎155。因此，索引信号是代表输出像素位置相对于输入像素位置，可据以计算或以对照表方式获致内插系数。

假若输入图像是以数字形式接收，输入时脉Clk_in 104会伴随着数字输入的来源图像信号101传输，可用来产生过取样时脉供ADC 140使用，即如图2及图3所示。请参照图2，第一时脉合成器210是用以产生过取样时脉211，其具有输入时脉Clk_in 104的频率F_in整数倍的一频率F_adc。当数字接收器110和DAC 120直接由输入时脉104所控制，过取样时脉211则施加至ADC 140与水平缩小器150。如图2所示，第二时脉合成器230是用以产生一输出时脉231予垂直缩放器170。

请参照图3，第一时脉合成器310是用以产生过取样时脉311，其具有输入时脉Clk_in 104的频率F_in整数倍的一频率F_adc。一除频器320是用以产生一时脉321，是对过取样时脉311的频率F_adc除以相同的整数乘数，故时脉321亦具有频率F_in。当数字接收器110与DAC 120由时脉321所控制时，则过取样时脉311施加至ADC 140与水平缩小器150。如图3所示，第二时脉合成器330是用已以产生输出时脉331予垂直缩放器170。

图5是显示本发明的方法流程图。在步骤501中，会先决定输入图像是模拟或数字。若输入图像是数字形式，则进行步骤520，将数字来源图像信号101经由DAC 120转换相对应的模拟图像信号121后，进行步骤530。若输入图像是模拟形式，则直接进行步骤530。

在步骤530中，相对应模拟图像信号121或模拟输入图像信号102经由ADC140以过取样率转换为过取样像素数据141。

在步骤540中，过取样像素数据141提供予水平缩小器150，借以在水平方向将过取样像素数据予以缩小，即自较大每条主动像素数至较少每条主动像素数，以配合目标图像的清晰度。

在步骤550中，将缩小后像素数据储存于缓冲器存储器160内，此缓冲器存储器160储存有一或多条像素数据线。由于像素数据是于缓冲器存储器160前即进行水平缩小处理，故可降低所需的存储容量。然而，根据本发明，像素数据并不一定是缩小后再储存于缓冲器存储器160内，在另一实施例中，也可以将过取样像素数据先储存于缓冲器存储器内，再进行缩小化处理。

在步骤560中，缓冲器存储器160内储的像素数据提供予垂直缩放器170，就垂直方向进行内插与放大图像的处理，故每输出图框的主动线数会大于每输入图框的主动线数。另外，根据本发明，步骤560中也可以进行垂直方向的缩小处理，即使输出的像素数据线数减少。

在步骤570中，代表输出图像的输出图象数据由垂直缩放器170，以输出时脉率提供予显不装置。

综合上述，代表原始图像的模拟信号经过较原始图像像素率高的频率进行取样，然后在水平方向进行数字化缩小(downscaling)处理。若对于模拟信号的取样频率为输入像素率的整数倍，则可避免直接以所需图像清晰度直接取样输入信号所产生部分缺点。同理，假若输入信号是以数字形式接收，则必须以数字/模拟转换器将模拟信号转换为模拟信号，再以较接收图像像素率高的取样率，以模拟/数字转换器对模拟信号进行取样。接着，对过取样像素数据进行数字缩小化处理后，将缩小后像素数据储存于缓冲器存储器内，再根据所需，对储存于缓冲器存储器内的像素数据进行垂直方向的放大或缩小处理。最后，将垂直处理后的像素数据传送予显示装置显示之用。