一种可将时钟乘以有理数的适应性频率合成器

摘要

本发明提供一种频率合成器，其包含有：一相位检测器，用以根据一参考输入讯号及一回授输入讯号的差值产生一输出讯号；一振荡器，电连于该相位检测器，用以输出一可根据一控制讯号变动频率的可变频讯号；一第一分频器模块，用以产生该回授输入讯号；该第一分频器模块包含有一电连于该振荡器的第一分数分频器，用以将该可变频讯号的一频率除以一第一时变值；以及一第二分频器模块，用以产生该参考输入讯号；该第二分频器模块包含有一第二分数分频器，用以将一参考讯号的一频率除以一第二时变值。

说明书

技术领域

本发明涉及一种频率合成器，特别是涉及一种高准确度、宽频、低抖动(Jitter)、宽输出频率范围及具有一含有受限频率范围的振荡器的集成锁相回路的频率合成器。

背景技术

随着科技的发展，人们对于多媒体娱乐系统中频率合成器的频率分辨率、频宽及转换速度的要求越来越严格。在已知技术中，上述需求可藉锁相回路(phase-locked loop)合成器而达到要求。采用锁相回路的好处在于锁相回路可大频宽范围内合成具有高频谱清清晰的输出时钟讯号。然而，对某些应用而言，转换速度及频率分辨率特别重要，但已知锁相回路却无法满足这些应用的需求。其主要原因是已知锁相回路必需有复杂的电路设计才能同时提供快速频率转换及高频率分辨率。

请参考图9，图9为一已知的模拟式锁相回路示意图。该模拟式锁相回路包含有一参考时钟分频器22C、一相位检测器30C、一电荷泵32C、滤波器34C、一变频振荡器36C及一分频器24C。相位检测器30C具有两输入端及一输出端；电荷泵32C电连于相位检测器30C的输出端，并电连于滤波器34C；变频振荡器36C电连于滤波器34C，用以根据一控制讯号改变其输出频率62C。变频振荡器36C的输出频率62C并可通过分频器24C传送至相位检测器30C的一输入端以形成一回路，输出频率62C还可通过一后置分频器28C(未示于图9内)输出至一系统中。此外，图9中，参考时钟60C通过参考时钟分频器22C输入至相位检测器30C的另一输入端。

当输入讯号及回授除数很大时，上述的电路会受到许多限制。第一，回路频宽必需远小于相位检测器输入频率以维持操作稳定。第二，由于回路频宽必需远小于相位检测器输入频率以维持操作稳定，滤波器的组件(电容等)尺寸必需很大，甚至可能需要外加其它组件。第三，较窄的频宽使得锁相回路对噪声非常敏感，特别是标准60Hz电源线的噪声。第四，当除数的范围较大时，压控振荡器的输出频率限制了锁相回路的输入及输出频率范围。第五，此种锁相回路耗费较多的电源。最后，为维持操作稳定而使用外加组件时，势必需要较高的生产成本及较大的硬件面积。

发明内容

因此，本发明的主要目的是提供一种频率合成器以达到高准确度、宽频、低抖动(Jitter)、宽输出频率范围的要求。

本发明披露一种频率合成器，其包含有：一相位检测器，用以根据一参考输入讯号及一回授输入讯号的差值产生一输出讯号；一振荡器，电连于该相位检测器，用以输出一可根据一控制讯号变动频率的可变频讯号；一第一分频器模块，用以产生该回授输入讯号；该第一分频器模块包含有一电连于该振荡器的第一分数分频器，用以将该可变频讯号的一频率除以一第一时变值；以及一第二分频器模块，用以产生该参考输入讯号；该第二分频器模块包含有一第二分数分频器，用以将一参考讯号的一频率除以一第二时变值。

附图说明

图1为本发明频率合成器的一较佳实施例的功能方块示意图。

图2为包含噪声量化器的控制电路的方块图。

图3为整数至浮点转换的示意图。

图4为浮点幂部的计算的示意图。

图5a为具有溢流检测的平移电路的示意图。

图5b为一一位多工器的示意图。

图6为判断是否需更新幂部的流程图。

图7为浮点幂部至分频器转换的示意图。

图8为本发明一较佳实施例作为音讯合成器的频率合成器示意图。

图9为一已知频率合成器的功能方块示意图。

附图符号说明

30、30C  相位检测器                  32、32C  电荷泵

34、34C  回路滤波器                  36  变频振荡器

28  整数输出分频器                   8  控制电路

26  回授分数分频器               24  回授整数分频器

20  参考时钟分数分频器           22  参考时钟整数分频器

94、90  整数至浮点转换           92、96  噪声量化器

98  幂部至分频器转换             100  幂部计算方块

104  主部计算方块                22C  参考时钟分频器

36C  压控振荡器                  4C  分频器

10  倍频器                       12  多工器

20S、19S、22S、32S、34S、36S、23S、24S、26S、Output62、60、N_QUANT40、DCLK50、KN42、KM44、FBCLK52、M _QUANT46、KP48、CLR70、CLK72、MUTE76、FIN80、M82、N84、Sig、Exp、ovf1、Recalc_exp、Exp’、12S、Ftmds60C讯号

具体实施方式

请参考图1，图1为本发明频率合成器的较佳实施例的示意图。该频率合成器包含有一第一分频器模块23、一第二分频器模块19、一相位检测器30、一电荷泵32、一回路滤波器34、一变频振荡器36、一输出整数分频器28及一控制电路8。第一分频器模块23包含有一回授分数分频器26及一回授整数分频器24。第二分频器模块19包含有一参考时钟分数分频器20及一参考时钟整数分频器22。

参考时钟60输入至参考时钟分数分频器20的输入端后，参考时钟分数分频器20输出一参考时钟分数分频器讯号20S至参考时钟整数分频器22的输入端。参考时钟整数分频器22的输出端电连于相位检测器30的第一输入端用以产生参考输入讯号22S、19S至相位检测器30。电荷泵32用以根据参考输入讯号及一回授输入讯号的差产生一电荷泵输出讯号32S至回路滤波器34。回路滤波器34用以消除电荷泵32输出讯号的高频部分，并输出一控制讯号34S至振荡器36。振荡器36可根据控制讯号34S输出一可变频率36S以产生一时钟讯号至输出整数分频器28及回授分数分频器26的输入端。振荡器36可以是电压控制振荡器、电流控制振荡器、数字控制振荡器、数字控制振荡器或其它可根据控制讯号34S输出可变频率36S的振荡器。其次，回授分数分频器26输出一回授分数分频器输出讯号26S至回授整数分频器24的输入端，而回授整数分频器24则根据讯号26S输出回授整数分频器输出讯号24S、23S至相位检测器30的回授输入讯号端。

图1中，输入至控制电路8的讯号包含有一重置讯号CLR70、一时钟讯号CLK72、一频率范围指示器指数值FIN80、分频器控制字符M82、N84。重置讯号CLR70用以指示该频率合成器重置至启始状态，时钟讯号CLK72用以指示频率合成器何时应读取分频器控制字符M82、N84，频率范围指示器指数值FIN80用以指示参考时钟60落于哪个频率范围。

本发明频率合成器的输出讯号可以下列方程式表示：

$$ >>>f>out>>=>>M>N>>\times >>f>in>\; >$$

其中，f_out为输出频率，f_in为输入频率，而M及N为分频器控制字符。

请参考图2，图2为控制电路8的量化流程的方块图。量化流程藉频率范围指示器指数值FIN80、分频器控制字符M82及N84完成其运作。分频器控制字符M82藉由整数至浮点转换94以输出分频器控制字符M82的主部M_SIG及分频器控制字符M82的幂部M_EXP。分频器控制字符M82的主部M_SIG输入至一噪声量化器96，噪声量化器96具有一时钟输入端FBCLK52用以接收回授分数分频器26的输出讯号。在时钟FBCLK52的每一周期，噪声量化器96输出一量化值M_QUANT46。另一方面分频器控制字符N84藉由整数至浮点转换90以输出分频器控制字符N84的主部N_SIG及分频器控制字符N84的幂部N_EXP。分频器控制字符N84的主部N_SIG输入至一噪声量化器92，噪声量化器92具有一时钟输入端DCLK50用以接收参考时钟分数分频器20的输出讯号。在时钟DCLK50的每一周期，噪声量化器92输出一量化值N_QUANT40。分频器控制字符M82、N84的幂部M_EXP、N_EXP及频率范围指示器指数值FIN80皆被输入至一幂部至分频器转换98以输出三个整数值KM44、KP48及KN42。关于幂部至分频器转换98的详细配置请参考图7。

回到前述的方程式，该实施例藉分频器控制字符产生所需的输出频率

$$ >>>f>out>>=>>M>N>>\times >>f>in>\; >$$

可转换为

$$ >>>f>out>>=>1>2>KP>>>\times >2>KM>>\times >>M>sig>>\times >1>2>KN>>>\times >1>>N>sig>>>\times >>f>in>>=>>M>N>>\times >>f>in>\; >$$

以产生所需的结果。在不违背本发明精神的情形下，上列等式可适度的被简化以趋近所需的结果。

请参考图3，图3为整数至浮点转换的转换流程示意图。此转换流程用以对分频器控制字符M82及N84进行整数至浮点转换。图3中，Din为输入至幂部计算方块100及主部计算方块104输入讯号，而幂部计算方块100并将计算所得的幂部输入至主部计算方块104。在每一时钟周期，幂部EXP是由左移数计算而得，该左移数用以将主部带入一较佳范围。不论讯号RECALC_EXP126何时被宣告，幂部始终储存于一寄存器中而讯号Din在接下来的数个周期中会依据幂部平移以形成主部。讯号RECALC_EXP126会在转换流程产生一超出可接受范围的主部时被宣告，或是当主部相较前一周期的改变量超过一改变容忍量时，抑或当平移时发生溢流(overflow)，以及当输入讯号CLR被宣告时。而输入讯号CLR会在频率合成器重置至启始状态时被宣告。

举例来说，若分频器控制字符为24位数，而于计算浮点时暂存幂部的浮点寄存器为25位寄存器。浮点寄存器的前四位可视作小数点左边的部分。较佳范围可选为[4..8]，而可接受范围可选为[3.5..8.5]。因此，当分频器值为十进制的65503，也就是二进制的0000000001111111111011111，将二进制的0000000001111111111011111向左平移八位可得二进制的0111111111101111100000000。小数点可插入前四位之后以形成二进制的0111.111111101111100000000，也就是十进制的7.9959716796875，所以幂部即为8。

分频器控制字符M经由标准化94后产生一二进制浮点主部及幂部100，其中该二进制浮点主部介于一较佳范围102之内。分频器控制字符N经由标准化90后产生一二进制浮点主部及幂部100，其中该二进制浮点主部介于一较佳范围104之内。

请参考图7，分频器控制字符M82的幂部M_EXP减分频器控制字符N84的幂部N_EXP再加上频率范围指示器指数值FIN可得一指数值K_exp。当指数值K_exp为负数时，其绝对值会被输入至输出整数分频器而0会被输入至回授整数分频器132、134。而当指数值K_exp为非复数时，指数值K_exp会被输入至回授整数分频器，而0会被输入至回授整数分频器132、134。而不论何种情形，频率范围指示器指数值FIN都会被输入至整数输入分频器。

浮点标准化流程可平移分频器控制字符以使主部能在较佳范围之内，请参考图4。由寄存器108输出的幂部EXP’输入至主部计算电路使得每一周期分频器控制字符皆向左平移等于幂部的位数直到讯号RECALC_EXP被宣告才停止。请参考图6，当主部计算方块104产生溢流，或当主部超过可接受范围122，抑或主部与前一周期的主部差异量超过改变容忍量120、124时，讯号RECALC_EXP会被宣告。讯号RECALC_EXP126并耦合至闭锁讯号MUTE76，使得闭锁讯号MUTE76在讯号RECALC_EXP126被宣告时亦被宣告。由于频率合成器的锁定时间已知，因此当闭锁讯号MUTE76被宣告时，外部系统可被设计为于一固定时间进入闭锁状态。

分频器控制字符M的浮点主部被储存以在下一周期120作比较。如果该主部在两周期间改变量超过改变容忍量，或是当该主部超过改变容忍量，抑或当分频器控制字符M时发生溢流时，讯号RECALC_EXP会被宣告。

请参考图2，讯号M_SIG输入至噪声量化器96，而噪声量化器96可更新回授分数分频器26。同样的，讯号N_SIG is输入至噪声量化器92，而噪声量化器92可更新参考时钟分数分频器20。

请参考图4，浮点寄存器108将最左边的多个位n′视为小数点左边的数字。浮点主部在范围[0..2^n′]内时可被表示于该寄存器中。而幂部值即为一字符在标准化106中于浮点寄存器内向左平移的数目。

请参考第5图，第5图为本发明中平移电路实施例的示意图。图5a的电路用以收集溢流位以判断是否有溢流发生。如果或门(OR Gate)的输出是1，表示该值太大无法以现有幂部平移。请继续参考图5b，图5b为图5a中多工器的示意图。图5b中的多工器为一二输入一位多工器。

请参考图8，图8为本发明一较佳实施例作为音讯合成器的频率合成器示意图。图8与图1的差别在于图8中多了一倍频器10、一倍频器输出讯号10S、一多工器12、一多工器输出讯号12S以及一乘法器74。在本实施例中包含24位分频器控制字符、25位浮点寄存器、5位幂部、一较佳范围[4..8]，一可接受范围[3.5..8.5]及一改变容忍量0.125。根据高解析多媒体数字传输接口(HDMI)说明书第66页所示，已知多功能数字盘片讯号源为一具有27MHz时钟频率的数字视频接口的影音讯号；该影音讯号具有48kHz音讯取样率、27000的参考频率分频器N、及一6144的回授频率分频器。当27MHz的参考频率小于本实施例的50MHz低限时，倍频器会作用以提供一较高的输入频率，而频率范围指示器指数值FIN会被设为0。

回授频率分频器控制字符M与讯号MCLK_MULT86(在此例中为2)后，得到一分频器控制字符M’182。分频器控制字符M’182的值为十进制的12288，亦即二进制的0000000000011000000000000。向左移10个位并加入小数点后，可得分频器控制字符M’182的标准化值为6.0。

参考频率分频器控制字符N为十进制的27000，即二进制的0000000000110100101111000。向左移位九个位并加入小数点后，可得6.591796875。

幂部的值为K_exp＝exp(M)-exp(N)+(FIN-1)＝9+10+(-1)＝-2。由于K_exp为负数，因此KM＝0、KP＝abs(K_exp)＝+2且KN＝FIN＝0。

因此，相位检测器的输入频率为54MHz/6.591796875＝8.192MHz。

压控振荡器的频率为相位检测器的频率乘以2^KM*FBDIV＝8192*2^0*6.0＝49.152MHz。

最后，输出频率为压控振荡器的频率除以2^KP，也就是49.152MHz/2^2＝12.288MHz。

当分频器控制字符有改变时，例如当视讯束改变模式，则标准化流程会造成溢流，或者主部会超过可接受范围，抑或主部与前一周期的主部差异量会超过改变容忍量。如此一来，幂部分频器会改变而造成锁相回路离开锁定；同时，闭锁讯号MUTE76会被宣告。

以上所述仅为本发明的较佳实施例，凡依本发明的权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。