有效更新分支目标地址快取的装置与方法

摘要

披露了一种具有一分支目标地址快取(branch target address cache，BTAC)的一写入队列的一微处理器。该BTAC的读取平行于一指令快取以预测所存取的快取线内的一分支指令的一目标地址。在一实施例中，该BTAC为单端口；因此，该单端口必需共享于读与写。当需要更新该BTAC时，比如，当认定一分支目标地址时，该微处理器储存该分支目标地址与相关信息于该写入队列内。因此，该写入队列能让该BTAC的更新延迟至该BTAC未被读取时，比如当该指令快取闲置，该BTAC的误测被更正或该BTAC的预测被取代时。如果该写入队列变成全满，则以任何方式来更新该BTAC。