可降低突变干扰影响的相位频率检测装置及方法

摘要

本发明提供一种用来调节相位频率检测装置的调节系统。该相位频率检测装置是使用于一锁相回路中，以将来自该锁相回路所反馈产生的目标时钟信号与一预定的参考时钟信号进行比较，并输出一组控制信号，而于后续控制该目标时钟信号以与该参考时钟信号同步。该调节系统包含一重置模块以及一切换模块。该重置模块是用来计算该组控制信号，并于符合预设的重置条件时，输出一组重置信号。该切换模块是用来计算该组重置信号，并于符合一预设的切换条件时，将该相位频率检测装置于正常操作模式与突变保护模式之间进行切换。当该相位频率检测装置处于该突变保护模式之下，且该重置模块所预设的重置条件符合时，该组重置信号会输出并重置该相位频率检测装置。

说明书

技术领域

本发明关于一相位频率检测装置的调节系统，特别指可降低突变干扰的影响的相位频率检测装置及方法。

背景技术

请参阅图1，图1为公知具有一对触发器结构的相位频率检测装置12应用于一锁相回路10的示意图。公知一锁相回路10包含一相位频率检测装置12，一充放电泵40、一压控振荡器42及一分频器44。公知具有一对触发器结构的相位频率检测装置12常应用于锁相回路10。相位频率检测装置12是用以将来自锁相回路10所反馈产生的一目标时钟信号20与一预定的参考时钟信号22进行比较，并输出一组控制信号26、28，而于后续控制目标时钟信号20以与参考时钟信号22同步。

充放电泵40是用以接收相位频率检测装置12所输出的控制信号26、28，并输出一控制电压46。压控振荡器42是依据控制电压46而产生一相对应的数据时钟信号48(data clock)。分频器44是以一预定除数来将数据时钟信号48分频，而产生目标时钟信号20。相位频率检测装置12即通过上述的流程，不断地将目标时钟信号20与参考时钟信号22进行比较，并不断输出该组控制信号以反馈目标时钟信号20，以使目标时钟信号20与参考时钟信号22达到同步。

请参阅图2，图2为图1所示的锁相回路10的时序图。图2的时序图中，横轴表示时间，纵轴表示信号幅值。开始时，目标时钟信号20与参考时钟信号22存在一相位差P。当突变16突然发生于目标时钟信号20或参考时钟信号22时(未显示于图2)，由于突变16的影响而改变了由相位频率检测装置12输出的控制信号26、28，受突变16影响的控制信号26、28显示出目标时钟信号20与参考时钟信号22存在一相位差Q。然而事实上目标时钟信号20与参考时钟信号22仅存在一相位差P而已。因此由于突变16的缘故，往往使相位频率检测装置12误以为目标时钟信号20与参考时钟信号22的相位差突然变化，而输出一组受突变16影响的控制信号26、28，该组控制信号26、28再经由上述的路径，产出另一相应的反馈的目标时钟信号20，因此大大的干扰了原本的工作。

突变16发生的时间、地点及发生的原因与机制皆无法作全面性的预测及预防。此外公知的锁相回路10仅利用相位频率检测装置12及反馈控制电路18，来控制目标时钟信号20，使其与该参考时钟信号22同步。当有突变16发生，或目标时钟信号20与参考时钟信号22的相位差相差较大时，往往需要花较长的时间才能使目标时钟信号20与参考时钟信号22达到同步的状态。

因此，本发明的主要目的在于提供一种调节相位频率检测装置12的调节系统14与方法，以解决上述问题。

发明内容

本发明的目的是提供一种用来调节锁相回路中的相位频率检测装置的调节系统及方法，以提升该锁相回路的锁相能力并提高其锁相效率。特别是当有突变进入该相位频率检测装置时，本发明的调节系统可于短时间内更正因突变所导致的混乱。

根据本发明的一优选具体实施例，本发明提供一种用来调节一相位频率检测装置的调节系统。该相位频率检测装置是使用于一锁相回路中，以将来自该锁相回路所反馈产生的一目标时钟信号与一预定的参考时钟信号进行比较，并输出一组控制信号，而于后续控制该目标时钟信号以与该参考时钟信号同步。该调节系统包含一重置模块以及一切换模块。该重置模块是用来计算该组控制信号，并于符合一预设的重置条件时，输出一组重置信号。该切换模块是用来计算该组重置信号，并于符合一预设的切换条件时，将该相位频率检测装置于一正常操作模式与一突变保护模式之间进行切换。如果该相位频率检测装置是处于该突变保护模式之下，且该重置模块所预设的重置条件符合时，该组重置信号会输出并重置该相位频率检测装置。

因此，本发明所提供的调节系统，于相位频率检测装置处于突变保护模式时，若有突变发生时，由于重置信号会将相位频率检测装置重置的缘故，因此将受突变影响的控制信号强制归零，因而降低突变对于控制信号及该反馈控制电路的干扰所造成的影响，所以可以解决锁相回路受突变干扰而降低了相位频率检测装置的作业效率的缺点，并且缩短使目标时钟信号与参考时钟信号达到同步的时间，并且可以提升锁相回路的工作效率。

关于本发明的优点与精神可以藉由以下的发明详述及所附图式得到进一步的了解。

附图说明

图1为公知具有一对触发器结构的相位频率检测装置应用于一锁相回路的示意图；

图2为图1所示的锁相回路的时序图；

图3为本发明用于一锁相回路的调节系统的示意图；

图4A及图4B为图3所示的目标时钟信号、参考时钟信号及控制信号的时序图；

图5为图3的参考时钟信号发生突变时的时序图；

图6为图3的目标时钟信号发生突变时的时序图；

图7为本发明的正常操作模式切换至突变保护模式时各相关信号的时序图；

图8为本发明的突变保护模式切换至正常操作模式时各相关信号的时序图；

图9为图3的相位频率检测装置的示意图；

图10A及图10B为本发明另一实施例的控制信号产生的时序图；以及

图11为本发明的调节方法流程图。

附图标号说明

10、11：锁相回路        12：相位频率检测装置

14：调节系统            16、17、19、21：突变

17a、19a：不正常脉冲    18：反馈控制电路

20：目标时钟信号        22：参考时钟信号

26：第一控制信号        28：第二控制信号

30：重置模块            32切换模块

40：充放电泵            42：压控振荡器

44：分频器                   46：控制电压

48：数据时钟信号             49：方形脉冲

50、50a、50b、50c：正缘

52、52a、52b、52c：负缘

54：领先脉冲                 56落后脉冲

58：第一计数器               60：第二计数器

61：或门                     62、75：与门

63：第一重置信号             64：第二重置信号

65、66：计数值

67：第一切换值               68：第二切换值

69：突变保护模式致能信号

70：计数时钟信号             71、73：切换点

72：第一触发器               74：第二触发器

76：第一输入口               77：虚线线段

78：第一重置口               80：第一输出口

82：第二输入口               84：第二重置口

86：第二输出口

具体实施方式

本发明的目的是提供一种用来调节锁相回路10中的相位频率检测装置12的调节系统14及方法，该调节系统14可以提升该锁相回路10(Phaselcoked loop)的锁相能力并提高其锁相效率，特别是当有突变16进入该相位频率检测装置12时，相较于公知的锁相回路10，该调节系统14可于更短的时间内更正因突变16所导致的混乱。

请参阅图3，图3为本发明用于一锁相回路11的调节系统14的示意图。本发明是用以调节一相位频率检测装置12的调节系统14。锁相回路11包含一相位频率检测装置12、一调节系统14以及一反馈控制电路18。

相位频率检测装置12是将来自锁相回路11所反馈产生的一目标时钟信号20(target clock)与一预定的参考时钟信号22(reference clock)进行比较，并输出一组控制信号26、28，而于后续控制使目标时钟信号20与参考时钟信号22同步。而该组控制信号包含一第一控制信号26及一第二控制信号28。

调节系统14包含一重置模块30及一切换模块32。重置模块30是用来计算控制信号26、28，并于符合一预设的重置(reset)条件时，输出一组重置信号63、64。而重置信号63、64包含一第一重置信号63与一第二重置信号64。

切换模块32是用来计算该组重置信号63、64，并于符合预设的切换条件时，将相位频率检测装置12于一正常操作模式(normal mode)与一突变保护模式(glitch protection mode)之间进行切换。当切换模块32处于突变保护模式时，切换模块32会输出一突变保护模式致能信号69(glitchprotection mode enable signal)。而当切换模块32处于正常操作模式时，切换模块32则无任何信号输出。如果相位频率检测装置12是处于该突变保护模式之下，且重置模块30所预设的重置条件符合时，该组重置信号会输出并重置相位频率检测装置12。

请参阅图4A及图4B，图4A及图4B为图3所示的目标时钟信号20、参考时钟信号22及控制信号26、28的时序图。时序图中横轴表示时间，纵轴表示信号的幅值。目标时钟信号20与参考时钟信号22皆包含多个方形脉冲49，每一个方形脉冲49各具有一正缘50(positive edge)与一负缘52(negative edge)。当参考时钟信号22的正缘50a领先相邻目标时钟信号20的正缘50b时，第一控制信号26会相应于两者的相位差而产生一领先脉冲54(如图4A)。而当参考时钟信号22的正缘50a落后于相邻目标时钟信号20的正缘50c时，第二控制信号28亦会相应于两者的相位差而产生一落后脉冲56(如图4B)。并且参考时钟信号22与目标时钟信号20两者的相位差，是与领先脉冲54的宽度或落后脉冲56的宽度成正比。图4A即表示参考时钟信号22的正缘50a领先相邻目标时钟信号20的正缘50b，图4B即表示参考时钟信号22的正缘50a落后于相邻目标时钟信号20的正缘50c。

如图3及图4A、B所示，重置模块30包含一第一计数器58(counter)、一第二计数器60、一或门61(Or gate)与一与门62(And gate)。第一计数器58会以一计数时钟信号70(counter clock)来计算第一控制信号26中领先脉冲54的长度。当领先脉冲54的长度超过一领先脉冲上限值时，第一计数器58会产生第一重置信号63。第二计数器60会以计数时钟信号70来计算第二控制信号28中落后脉冲56的长度。当落后脉冲56的长度超过一落后脉冲上限值时，第二计数器60会产生第二重置信号64。当或门61被输入第一重置信号63及第二重置信号64的其中之一时，即符合该预设的重置条件。或门61会将第一重置信号63或是第二重置信号64输出。

请参阅图5及图6，图5为图3的参考时钟信号22发生突变17时的时序图，图6为图3的目标时钟信号20发生突变19时的时序图。时序图中横轴表示时间，纵轴表示信号的幅值。如图5所示，当参考时钟信号22因故产生一突变17时，第一控制信号26则会相应产生一不正常脉冲17a。如图6所示，而当目标时钟信号20因故产生一突变19时，第二控制信号28则会相应产生一不正常脉冲19a。而当相位频率检测装置12被重置时，会使该组控制信号26、28的不正常脉冲17a、19a被归零，而降低突变17及突变19对于控制信号26、28所造成的干扰及影响。

切换模块32(如图3)是用来计算重置信号63、64，并于符合预设的切换条件时，将相位频率检测装置12于一正常操作模式(normal mode)与一突变保护模式(glitch protection mode)之间进行切换。该预设的切换条件包含，一正常模式转保护模式条件，及一保护模式转正常模式条件。

该正常模式转保护模式条件说明如下。请参阅图4A、B及图7，图7为本发明的正常操作模式切换至突变保护模式时各相关信号的时序图。当第一控制信号26中所具有的领先脉冲54的长度，与第二控制信号28中所具有的落后脉冲56的长度的总合的计数值65已达一第一切换值67的过程中，并未有任何该第一重置信号63或是该第二重置信号64产生时，即符合该正常模式转保护模式条件。切换模块32则会将相位频率检测装置12从该正常操作模式切换至该突变保护模式。图7中，切换点71左侧表示相位频率检测装置12处于正常操作模式，切换点71右侧表示相位频率检测装置12处于突变保护模式，而N表示第一切换值67，而N-2、N-1则为该计数值65达到N的过程。

换言之，即当第一控制信号26中所具有的领先脉冲54的长度，与第二控制信号28中所具有的落后脉冲56的长度的总合的计数值65已达该第一切换值67的过程中，或门61未输出任何重置信号63、64，即符合该正常模式转保护模式条件。

请参阅图3及图7。当相位频率检测装置12是处于该正常操作模式时，且符合该正常模式转保护模式条件时，切换模块32会输出突变保护模式致能信号69，以将相位频率检测装置12从该正常操作模式切换至该突变保护模式。当突变21突然发生时，重置模块30的与门62同时接收来自切换模块32的突变保护模式致能信号69，以及来自重置模块30的重置信号63、64，此时，该重置信号63、64会由与门62输出，并且重置相位频率检测装置12。该重置动作发生之时，会强制将相位频率检测装置12输出的第一控制信号26及第二控制信号28归零，以迅速消除突变21所导致的扰乱现象，以使目标时钟信号20及参考时钟信号22迅速达到同步的状态。

换言之，当相位频率检测装置12处于该突变保护模式时，无论突变16、17、19、21是发生于目标时钟信号20或参考时钟信号22或两者皆发生时，由于重置信号63、64将相位频率检测装置12重置的缘故，因此将受突变16、17、19、21影响的控制信号26、28强制归零，因而降低突变16、17、19、21对于控制信号26、28及该反馈控制电路18的干扰所造成的影响，因此也降低了突变16、17、19、21对反馈的目标时钟信号20的影响，所以可以使目标时钟信号20及参考时钟信号22迅速达到同步的状态。

该保护模式转正常模式条件说明如下。请参阅图8，图8为本发明的突变保护模式切换至正常操作模式时各相关信号的时序图。当第一重置信号63与第二重置信号64所连续产生的总合的计数值66已达一第二切换值68时，即符合该保护模式转正常模式条件。切换模块32则会将相位频率检测装置12从该突变保护模式切换至该正常操作模式。图8中，切换点73左侧表示相位频率检测装置12处于突变保护模式，切换点73右侧表示相位频率检测装置12处于正常操作模式，而M表示第二切换值68，而M-5、M-4、......M-1则为该计数值66达到M的过程。

当相位频率检测装置12是处于突变保护模式，且重置模块30连续对相位频率检测装置12重置数次，但相位频率检测装置12尚无法迅速地使目标时钟信号20与参考时钟信号22同步时，并且符合该保护模式转正常模式条件时，切换模块32会停止输出突变保护模式致能信号69，以将相位频率检测装置12从该突变保护模式切换至该正常操作模式，以使目标时钟信号20及参考时钟信号22迅速达到同步的状态。

如图3所示，反馈控制电路18包含一充放电泵40、一压控振荡器42及一分频器44。充放电泵40是用以接收相位频率检测装置12所输出的26、28控制信号，并输出一控制电压46。压控振荡器42是依据控制电压46而产生一相对应的数据时钟信号48(data clock)。分频器44是以一预定除数来将数据时钟信号48分频，而产生目标时钟信号20。

第一计数器58与第二计数器60所使用的该计数时钟信号70可为压控振荡器42所产生的数据时钟信号48或其他来源的时钟信号。图3中，一虚线线段77表明计数时钟信号70的来源可为压控振荡器42所产生的数据时钟信号48或其他来源的时钟信号。但数据时钟信号48或其他来源的时钟信号的频率是高于第一控制信号26与第二控制信号28，以便可对领先脉冲54与落后脉冲56的长度进行计算。

请参阅图9，图9为图3的相位频率检测装置12的示意图。相位频率检测装置12包含一第一触发器72(filp flop)、一第二触发器74以及一与门75(And gate)。第一触发器72包含一第一输入口76、一第一输出口80与一第一重置口78。第一触发器72会经由第一输入口76输入参考时钟信号22，并自第一输出口80输出第一控制信号26。第二触发器74包含一第二输入口82、一第二输出口86与一第二重置口84。第二触发器74会经由第二输入口82输入目标时钟信号20，并自第二输出口86输出第二控制信号28。与门75则接受第一输出口80与第二输出口86的输出结果，并将该输出结果送至第一重置口78与第二重置口84。

请参考图10A及图10B，图10A及图10B为本发明另一实施例的控制信号26、28产生的时序图。时序图中横轴表示时间，纵轴表示信号的幅值。针对控制信号26、28产生的方法的另一具体实施例，目标时钟信号20与参考时钟信号22皆包含多个方形脉冲49，每一个方形脉冲49各具有一正缘50(positive edge)与一负缘52(negative edge)。与图4A及图4B不同之处在于，图4A及图4B中控制信号26、28产生的方式是以方形脉冲49的正缘50为参考指标，而本实施例的控制信号26、28产生方式是以方形脉冲49的负缘52为参考指标。当参考时钟信号22的负缘52a领先相邻该目标时钟信号20的负缘52b时，第一控制信号26中会相应于两者的相位差而产生一领先脉冲54(如图10A)。而当参考时钟信号22的负缘52a落后于相邻目标时钟信号20的负缘52c时，第二控制信号28中亦会相应于两者的相位差而产生一落后脉冲56(如图10B)。并且参考时钟信号22与目标时钟信号20两者的相位差，是与领先脉冲54的宽度或落后脉冲56的宽度成正比。图10A即表示参考时钟信号22的负缘52a领先相邻目标时钟信号20的负缘52b，图10B即表示参考时钟信号22的负缘52a落后于相邻目标时钟信号20的负缘52c。

请参阅图11，图11为本发明的调节方法流程图。以下将详述应用于图3的本发明调节系统14的调节方法。本发明方法包含下列步骤：

S71：利用锁相回路11中的相位频率检测装置12，将来自该锁相回路11所反馈产生的目标时钟信号20与预定的参考时钟信号22进行比较，并输出第一控制信号26及第二控制信号28。

S73：以计数时钟信号70来计算第一控制信号26中领先脉冲54的长度。

S75：以计数时钟信号70来计算该第二控制信号28中该落后脉冲56的长度。

S77：判断领先脉冲54的长度是否超过领先脉冲54长度的上限值。

S79：判断落后脉冲56的长度是否超过落后脉冲56长度的上限值。

S81：若S77的判断结果为肯定，则产生第一重置信号63。

S83：若S79的判断结果为肯定，则产生第二重置信号64。

S85：判断相位频率检测装置12是否处于突变保护模式。

S87：若S85的判断结果为肯定，则重置相位频率检测装置12，并且将领先脉冲54长度及落后脉冲56长度的总合计数值65归零。

S89：计算第一重置信号63及第二重置信号64的次数总和。

S91：判断是否符合该突变保护模式转该正常模式条件。

S93：若S91的判断结果为肯定，则该切换模块32会将该相位频率检测装置12从该突变保护模式切换至该正常操作模式。并且将第一重置信号63与第二重置信号64连续产生的总合的计数值66归零。

S95：计算领先脉冲54的长度及落后脉冲56的长度的总和。

S97：判断是否符合该正常操作模式转突变保护模式条件。

S99：若S97的判断结果为肯定，则切换模块32会将相位频率检测装置12从该正常操作模式切换至该突变保护模式。并且将领先脉冲54长度及落后脉冲56长度的总合计数值65归零。

与公知的锁相回路10相比较，其中由于突变16的影响，相位频率检测装置12则需要花费额外的时间来处理突变16所造成的影响，因此也降低了相位频率检测装置12的作业效率。

而本发明提供的调节系统14，对于无论是发生于目标时钟信号20或参考时钟信号22或两者皆发生突变16、17、19、21的状况下，并且当相位频率检测装置12处于该突变保护模式时，由于重置信号63、64会将相位频率检测装置12重置的缘故，因此将受突变16、17、19、21影响的控制信号26、28强制归零，因而降低突变16、17、19、21对于控制信号26、28及该反馈控制电路18的干扰所造成的影响，因此也降低了突变16、17、19、21对反馈的目标时钟信号20的影响，所以可以解决锁相回路10、11受突变16、17、19、21干扰而降低了相位频率检测装置12的作业效率的缺点，并且缩短使目标时钟信号20与参考时钟信号22送到同步的时间，使目标时钟信号20及参考时钟信号22迅速达到同步的状态，并且可以提升锁相回路11的工作效率。

本发明的调节系统14可以依据不同的状况使相位频率检测装置12于该正常操作模式及该突变保护模式之间交互工作，并且适时重置相位频率检测装置12，以缩短目标时钟信号20与参考时钟信号22达到同步的状态的时间。

藉由以上优选具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所公开的优选具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具等效性的配置于本发明所欲申请的权利要求的范畴内。