联系响应与储存缓冲高速缓存线的微处理器及其装置与方法

摘要

一种具有一装置的微处理器，此装置可于储存缓冲器与响应缓冲器储存相同的高速缓存线地址时，减轻维持储存缓冲器与响应缓冲器的高速缓存线状态间的协调性的需求。储存缓冲器包括多个匹配位关联单元。当一储存动作要求一响应缓冲器被配置时(例如，接收由一写入配置高速缓存的一储存未中所关联的一高速缓存线，或是获得命中于高速缓存的一共享高速缓存线的互斥所有权)，控制逻辑单元可运用匹配位关联单元以载明哪一个响应缓冲器被配置。当状态改变事件发生时，控制逻辑单元可于已配置的响应缓冲器中更新高速缓存线状态，其接着用来更新高速缓存，因此可减轻储存缓冲器维持高速缓存线状态的需求。若储存地址与一已配置的响应缓冲器相匹配，则该响应缓冲器将被载明于匹配位关联单元中。