密钥生成器、加密/解密设备和密钥生成方法

摘要

本发明公开了一种密钥生成器、加密/解密设备和密钥生成方法，通过防止电路设计者和其它人容易知道密钥值而确保密钥的安全性。随机数生成电路(51、52、53等)根据不同的时钟信号(CLK1、CLK2、CLK3等)分别生成随机数。运算电路(59)对随机数生成电路(51、52、53等)生成的随机数进行操作，生成N位随机数RA，作为随机数生成器(50)的输出。该N位随机数是通过密钥选择器(43)获取的RA，并根据来自定时监控计数器(47)的“启动获取”信号EN锁存到密钥寄存器(45)中，以获取作为唯一密钥的硬件密钥。所述计数器由不同于时钟信号CLK1、CLK2、CLK3等的时钟信号CLKA驱动。

说明书

技术领域

本发明涉及用于生成用作数据加密(编码)或者解密的密钥的密钥数据的密钥生成器，装有这种密钥生成器的加密/解密设备，以及密钥生成方法。

背景技术

现在已经在考虑用于接收通过记录介质或者通信网络比如因特网发送给PC(个人计算机)或者其它终端的加密数据，例如将接收到的数据输入到与终端相连的记录/再现设备，用记录/再现设备中的加密/解密设备对输入的数据解密，以及将解密的数据记录到记录介质上的系统。

图4图示了一种典型的加密/解密设备。图中的附图标记60表示加密/解密处理器，它代表除了加密/解密设备的接口、CPU以及其它要以IC(集成电路)的形式结合的部件之外的部分。加密/解密处理器60包括加密/解密计算部分61、密钥选择器62。硬件密钥生成器64以及密钥存储器69。

硬件密钥生成器64包括在其中写入固定值数据的ROM65，用于对从ROM65读取的数据的比特位进行反转和移位、计算所述比特位的异或(EOR或者XOR)或者对从ROM65读取的数据进行其它操作的运算电路66，以及在外部命令规定的时间锁存运算电路66根据时钟(CLK)生成的数据的锁存电路67。从锁存电路67输出的数据被输入到密钥选择器62中作为硬件密钥。

在外部命令控制下，首先由所述密钥选择器62选择硬件密钥生成器64生成的硬件密钥，并在进行计算的加密/解密计算部分61中对其结合输入数据进行运算，产生第一步处理密钥，然后将第一步处理密钥写入密钥存储器69。

下一步，从密钥存储器69读出所述第一步处理密钥，由密钥选择器62加以选择，在进行计算的加密/解密计算部分61中对其结合输入数据进行运算，产生第二步处理密钥，然后将第二步处理密钥写入所述密钥存储器69，取代所述第一步处理密钥。

然后在加密/解密计算部分61中计算第三步处理密钥和随后的处理密钥。最后，计算出一个用作数据加密或者解密的密钥的内容密钥，并写入密钥存储器69中。

如果在所得到的状态中，输入了用于选择解密模式的命令，并作为输入数据输入了密文，则由密钥选择器62选择从密钥存储器69读出的内容密钥，在加密/解密计算部分61中对内容密钥与密文数据一道进行操作，以对密文数据解密。结果，加密/解密计算部分61输出明文数据。

另一方面，如果输入了选择加密模式的命令并且输入了明文数据作为输入数据，则类似地对明文数据加密，加密/解密计算部分61输出密文数据。

但是，前述加密/解密设备也就是加密/解密处理器60的使用允许电路设计者或者其它类似的专家容易通过查看包括在电路中的硬件密钥生成器64的RTL(寄存器传送级，register transfer level)说明而知道硬件密钥的值。

因此，需要特别留意RTL的设计文件管理，以确保用作唯一密钥的硬件密钥的保密性。但是，由于难以采取所有可能的安全措施，为了保证安全而确保硬件密钥的保密性是不容易的。

因此本发明的目的是提供以保证安全的方式生成密钥数据的装置。

发明内容

本发明的密钥生成器包括：

多个随机数生成装置，用于生成分别按照预定的独立的间隔变化的随机数；和

运算处理装置，用于接收从所述多个随机数生成装置输出的各种随机数，并对接收到的所述多个随机数进行预定的运算处理。

本发明的加密/解密设备包括：

多个随机数生成装置，用于生成分别按照预定的独立的间隔变化的随机数；

密钥生成装置，包括一个运算处理器，运算处理器用于接收从所述多个随机数生成装置输出的各种随机数，并对接收到的所述多个随机数进行预定的运算处理；和

加密/解密装置，根据由所述密钥生成装置生成的第一步密钥信息对接收到的输入数据进行加密或者解密处理。

本发明的密钥生成方法包括下列步骤：

按照预定的不同间隔生成多个随机数；和

对按照上述不同间隔生成的所述多个随机数进行预定的运算处理，并输出处理后的随机数。

当使用上述密钥生成器、加密/解密设备和密钥生成方法时，随机数生成装置生成的输出数据按照时间顺序变化。因此，电路设计者或者其它人不可能知道由锁存装置锁存的实际密钥数据的值。因此，密钥数据的安全性得到保障。

附图说明

图1图解了根据本发明的加密/解密设备的一个实施例，该实施例包括本发明的密钥生成器的一个实施例；

图2图解了图1所示的密钥生成器的操作；

图3图解了作为本发明的数据接收器的一个实施例的记录/再现设备；

图4图解了密钥生成器和加密/解密设备的一个可能的例子。

具体实施方式

(密钥生成器和加密/解密设备的实施例：图1和图2)

图1图解了根据本发明的加密/解密设备的一个实施例，该实施例包括本发明的密钥生成器的一个实施例。

加密/解密处理器40表示的是除了加密/解密设备的接口、CPU和其它如下所述要以IC的形式结合起来的部件之外的部分，并包括用作硬件密钥生成器的随机数生成器50、加密/解密计算部分41、密钥选择器43、密钥寄存器45、定时监控计数器47和密钥存储器49。

随机数生成器50包括多个随机数生成电路和运算电路59。附图图示了三个随机数生成电路51-53。但是，实际上可以提供许多随机数生成电路。

随机数生成电路51包括一个寄存器511和一个运算电路512。从加密/解密处理器40外部，命令、重置信号和时钟信号CLK1被输入到寄存器511中。在运算电路512中，对寄存器511的输出数据进行操作，操作例如是对寄存器511的所有输出数据位进行反转和移位操作，以计算每一个比特位的异或。得到的计算出的数据然后根据时钟信号CLK1被写入到寄存器511中。在时钟信号CLK1的每一个脉冲重复执行上述操作。结果，寄存器511输出一个n比特(例如8比特)的随机数，该随机数对于时钟信号CLK1的不同脉冲是不同的。

随机数生成电路52包括一个寄存器521和一个运算电路522。与随机数生成电路51的情况一样，随机数生成电路52的寄存器521输出一个n比特随机数，该随机数对于时钟信号CLK2的不同脉冲各不相同。随机数生成电路53包括一个寄存器531和一个运算电路532。与随机数生成电路51和52的情况一样，随机数生成电路53的寄存器531输出一个n比特随机数，该随机数对于时钟信号CLK3的不同脉冲各不相同。时钟信号CLK3不同于时钟信号CLK1和CLK2。对于图中未示出的其它随机数生成电路来说是一样的情况。

随机数生成器50中的运算电路59不仅合并随机数生成电路51、52、53等等生成的随机数以生成一个N比特随机数(例如，如果n＝8并且随机数生成电路的总数为8，则为64位随机数)，还通过对上述合并的N位随机数进行操作而生成N位随机数RA，所述操作例如是对所述合并的随机数的所有比特位进行反转和移位操作，以计算每一个比特位的异或。随机数生成电路51、52、53等等生成的随机数随着相互不同的时钟信号CLK1、CLK2、CLK3等等而变化。因此，从随机数生成器50输出的随机数RA按照图2中的数据R1、R2、R3、R4、R5等等指示的不规律的定时而变。

从随机数生成器50输出的随机数RA进入密钥选择器43。密钥选择器43由输入命令控制，以选择随机数RA或者从如下所述的密钥存储器49读入的密钥数据。这样选择的数据然后进入密钥寄存器45。

同时，定时监控计数器47在收到输入命令或者重置信号时重置，并从头开始对时钟信号CLKA计数，该时钟信号CLKA不同于前述随机数生成时钟信号CLK1、CLK2和CLK3。当达到预定的计数值时，定时监控计数器47输出一个“启动获取”信号EN。

密钥寄存器根据输出“启动获取”信号EN时的当前时钟信号CLKA获取密钥选择器43生成的当前输出数据，然后输出密钥数据。

因此，当从随机数生成器50输出的随机数RA要被选择为来自密钥选择器43的输出数据时，在输出“启动获取”信号EN的时刻ta的数据R3由密钥寄存器45锁存，并作为硬件密钥输出，同时随机数RA随着图2中的数据R1、R2、R3、R4、R5等等指示的不规律定时而变化。

在加密/解密计算部分41中，如上所述由密钥选择器43选择并由密钥寄存器45锁存的数据被当作密钥数据处理，并对其与输入数据一道进行操作，以计算出一个处理密钥。最终，计算出一个内容密钥。然后用内容密钥根据DES(数据加密标准，Data EncryptionStandard)、三重DES(TripleDES)或者其它加密算法对数据解密或者加密。

更具体地，密钥选择器43首先在接收到输入命令时选择从随机数生成器输出的随机数RA。被选择的随机数然后由所述密钥寄存器45如上所述锁存，获得一个硬件密钥作为所述密钥寄存器45的输出的密钥数据。加密/解密计算部分41对所获得的硬件密钥连同输入数据一道进行操作，从而计算出第一步处理密钥，写入到密钥存储器49中。

接下来，由密钥选择器43选择从密钥存储器49读出的第一步处理密钥，并由密钥寄存器45锁存。然后获取第一步处理密钥，作为从密钥寄存器45输出的密钥数据。加密/解密计算部分41对所获得的第一步处理密钥与输入数据一道进行操作，计算出第二步处理密钥，写入到密钥存储器49中，取代第一步处理密钥。

然后在加密/解密计算部分41中以类似的方式计算出第三步和随后的处理密钥。最终，计算出一个内容密钥并写入密钥存储器49。

如果在所得到的状态中，输入了用于选择解密模式的命令，并作为输入数据输入了密文，则由密钥选择器43选择从密钥存储器49读出的内容密钥，由密钥寄存器45锁存，以获得作为从密钥寄存器45的输出的密钥数据的内容密钥。加密/解密计算部分41然后对所获得的内容密钥与密文数据一道进行操作，以对密文数据解密。结果，加密/解密计算部分41输出明文数据。

另一方面，如果输入了选择加密模式的命令并且输入了明文数据作为输入数据，则类似地对明文数据加密，加密/解密计算部分61输出密文数据。

在上述密钥生成器中，随机数生成电路51、52、53等等输出的输出数据按照时间顺序变化，从随机数生成器50输出的随机数RA按照不规律的定时变化。因此，电路设计者或者其它人不可能简单地通过查看电路图上的RTL说明来知道密钥寄存器45获取的实际硬件密钥的值。结果，硬件密钥的安全性得到保障。

另外，给设备内的每一个寄存器分配一个随机数名作为寄存器名，每一个比特位在与硬件密钥有关的所有节点被加密。即使电路设计者或者其他人成功地读出了设备中的寄存器的值，这也防止了电路设计者或者其它人读取真实的硬件密钥值。这进一步提高了安全性。

(数据接收器的实施例：图3)

图3图解了一个数据接收系统，其包括一个本发明的加密/解密设备，并包括一个作为本发明的数据接收器的实施例的记录/再现设备。

在图中例示的数据接收系统接收用密钥在PC或者其它终端10上编码和加密，并通过从记录介质1上剥离或者从基于互联网的分布系统2上下载而可以得到的数据。

接收到的密文从终端10传送到连接到终端10的USB(通用串行总线)接口的记录/再现设备20。

记录/再现设备20在记录介质5上记录数据，从记录介质5回放数据，并设有加密/解密设备30。

加密/解密设备30包括前述的示于图1的加密/解密处理器40和CPU31。用于CPU31的总线32连接到ROM33、RAM34、USB接口36、接口37和接口39。ROM33中写入了要由CPU31执行以交换命令和执行加密/解密处理的程序、固定数据以及其它数据。RAM34例如用作CPU31的工作区。USB接口36用于与终端10交换命令并从终端10获取数据。接口37用于将数据输出到记录/再现设备的主单元中的DSP(数字信号处理器)26。接口39用于与记录/再现设备主单元中的CPU21交换命令。

所述加密/解密器30形成为单片LSI(大规模集成电路)。

在记录/再现设备主单元中，CPU21的总线22连接到其中写入要由CPU21执行的程序、固定数据和其它数据的ROM23、例如用作CPU21的工作区的RAM24以及前述DSP26。DSP26连接到记录/再现设备27和输出处理器28。

在加密/解密器30内，通过USB接口36从终端10获取的被编码并用密钥加密过的数据被在加密/解密处理器40中如前所述用内容密钥解密，所得到的编码数据(为解密的明文数据)被通过接口37传送给DSP26，并由DSP26处理，由记录/再现处理器27记录到记录介质5上或者由输出处理器28转换为模拟信号并送到输出连接器29。

可接受的记录介质5包括光盘、硬盘、软盘、磁盘、存储卡和半导体存储器。

本发明不仅能应用于前述记录/再现设备，而且能应用于接收加密数据、对其解密然后回放，但是没有记录功能的设备。

如前所述，本发明很好地保证了密钥数据的安全性。