漏电流补偿装置及漏电流补偿方法

摘要

本发明提供在输出晶体管成为OFF状态时能够保持从输出端的流入电流为最低限度、同时使输出端确实为接地电位的漏电流补偿装置。本发明的漏电流补偿装置包括第一电源端、电位第一电源端的第二电源端、输出端、一端与第一电源端连接而另一端向输出端输出规定电压并具有导通状态及截止状态的第一晶体管、一端与第一电源端连接并设定为截止状态的与第一晶体管为同一种类的第二晶体管、插入第二晶体管从另一端输出的漏电流流过的路径的第三晶体管、以及与第三晶体管构成电流镜电路而且具有使与流过第三晶体管的电流相应的电流从输出端流向第二电源端的驱动能力的第四晶体管。

说明书

技术领域

本发明涉及半导体装置的漏电流补偿装置及漏电流补偿方法。

背景技术

各种电路中包括具有ON状态及OFF状态的输出晶体管。在专利文献1及2中所述的是包括具有ON状态及OFF状态的输出晶体管的以往例子的稳压电源电路。图5为以往例子的稳压电路电路的电路图。在图5中，1为运算放大器，2为输出电压VA的基准电压源，3为是PMOS晶体管输出晶体管，4为输出端，5为输入电源电压的电源端，6为NMOS晶体管，7为控制端，8、9及16为电阻元件。

基准电压源2与运算放大器1的反相输入端连接，其输出端与PMOS晶体管3的栅极连接。PMOS晶体管3的源极与电源端5连接，漏极与输出端4和电阻元件8及16连接。PMOS晶体管3的漏极通过电阻元件8与9的串连电路接地。电阻元件8与电阻元件9的连接点与运算放大器1的同相输入端连接。用电阻元件8及9将PMOS晶体管3的漏极电压进行分压后的电压加在运算放大器1的反相输入端上。

控制端7与NMOS晶体管6的栅极及运算放大器1的控制端连接。NMOS晶体管6的源极接地，漏极通过电阻元件16与PMOS晶体管3的漏极连接。设电阻元件8、9及16的电阻值分别为R1、R2及R3。

在上述构成中，在输入至控制端7的CONT信号(控制信号)为低电平时，运算放大器1成为工作(ON)状态，NMOS晶体管6成为OFF状态。通过运算放大器1的控制，PMOS晶体管3从输出端4输出的电压V＝VA·(1+R1/R2)。

CONT信号为高电平时，运算放大器1处于非工作(OFF)状态，运算放大器1维持将PMOS晶体管3的栅极电压提升至VDD的状态并保持不变。PMOS晶体管3成为截止状态(OFF状态)。这时，由于CONT信号成为高电平状态，因此NMOS晶体管6成为ON状态，从输出端4通过电阻元件16流过电流。通过这样，输出端4的电压V成为接地电位。

如上所述，以往例子的稳压电源电路利用CONT信号控制输出端4的电压。通常在工作的情况下(CONT信号为低电平时)，输出端4将电压V＝VA·(1＝R1/R2)输出，在输出停止的情况下(CONT信号为高电平时)，输出端4成为接地电位(V＝0)。

发明内容

在图5所示的以往的稳压电源电路中，CONT信号为高电平时，运算放大器1成为OFF状态，PMOS晶体管3成为截止状态，成为ON状态的NMOS晶体管6通过电阻元件16使输出端4为接地电位。

但是，由于从处于OFF状态的PMOS晶体管3流过漏电流IL3，因此若忽略NMOS晶体管6的ON电阻，则电阻元件16(设电阻值为R3。电阻值R3大大小于电阻元件8及9的电阻值R1及R2)上产生V3＝IL3·R3的电位差，所以输出端4的电位从接地电位上升至电压V3。由于温度越高，漏电流IL3越增加，因此产生的问题是，温度越高，输出端4的电位越上升。若减小电阻元件16的阻抗，或去掉电阻元件16，则若直接用NMOS晶体管6驱动输出端4，则电压V降低。但是，在这种情况下，若输出端4的输出阻抗过小，则产生从外部有多余电流流入的问题。

因而，存在的问题是，在使CONT信号为低电平时，稳压电源电路输出通常电压的状态下，以往例子的稳压电源电路没有问题，工作正常，但使CONT信号为高电平、成为OFF状态时，因高温时的漏电流而引起的输出端电位上升将增加，或者从与输出端连接的电路流入的电流将增加。

本发明正是为了解决上述以往的问题，其目的在于提供具有ON状态及OFF状态的输出晶体管(例如是稳压电源电路，其它电路例如也可以是恒流源电路)成为OFF状态时保持从输出端的流入电流为最低限度、同时使输出端确实为接地电位的漏电流补偿装置及漏电流补偿方法。

为了达到这个目的，本发明具有以下的构成。根据本发明的一个观点的漏电流补偿装置，包括第一电源端、电位低于所述第一电源端的第二电源端、输出端、一端与所述第一电源端连接而另一端向所述输出端输出规定电压或电流并具有导通状态及截止状态的第一晶体管、一端与所述第一电源端连接并设定为截止状态的与所述第一晶体管为同一种类的第二晶体管、插入所述第二晶体管从另一端输出的漏电流流过所述第二电源端的路径而其控制端与所述路径连接的第三晶体管、以及与所述第三晶体管构成电流镜电路而且具有使与流过所述第三晶体管的电流相应的电流从所述输出端流向所述第二电源端的驱动能力的第四晶体管。

根据本发明的其它观点的上述漏电流补偿装置，还包括插入所述第二晶体管从另一端输出的漏电流流过所述第二电源端的路径而且在所述第一晶体管为截止状态时成为导通状态而在所述第一晶体管为导通状态时成为截止状态的第五晶体管、以及出入从所述输出端通过第四晶体管至所述第二电源端的路径而且在所述第一晶体管为截止状态时成为导通状态而在所述第一晶体管为导通状态时成为截止状态的第六晶体管。

根据本发明的别的观点的上述漏电流补偿装置中，所述第四晶体管的电流驱动能力与所述第一晶体管的漏电流相同或比它要大。

根据本发明的别的观点的上述漏电流补偿装置中，所述第一晶体管、所述第二晶体管、所述第三晶体管及所述第四晶体管为MOS晶体管或双极型晶体管。

根据本发明的别的观点的上述漏电流补偿装置中，所述第一晶体管是源极与所述第一电源端子连接、从漏极向所述输出端输出规定的电压或电流的PMOS晶体管，还包括在规定的情况下使所述第一晶体管为截止状态的运算放大器，所述运算放大器具有输入规定电位的反相输入端、直接输入所述输出端的输出电位或输入用电阻将其分压后的电压的同相输入端、以及输出对所述第一晶体管的栅极进行控制的控制信号的输出端，所述第二晶体管是源极及栅极与所述第一电源端连接、设定为截止状态的PMOS晶体管，所述第三晶体管及所述第四晶体管是源极与所述第二电源端连接的NMOS晶体管，所述第四晶体管将所述第二晶体管输出的漏电流的规定倍率的电流从所述输出端流向所述第二电源端。

根据本发明的别的观点的漏电流补偿方法，包括从一端与第一电源端连接的第一晶体管的另一端输出规定的电压或电流的第一步骤、使所述第一晶体管为截止状态的第二步骤、将一端与所述第一电源端连接并设定为截止状态的与所述第一晶体管同一种类的第二晶体管输出的漏电流输入至第三晶体管的一端及控制端并从其另一端流向电位低于所述第一电源端的第二电源端的第三步骤、以及通过与所述第三晶体管构成电流镜电路并具有与所述第三晶体管流过的电流相应的电流驱动能力的第四晶体管从所述第一晶体管的另一端向所述第二电源端流出的电流的第四步骤。

在根据本发明的别的观点的上述电流补偿方法中，在所述第二步骤中，使插入所述第二晶体管从另一端输出的漏电流流向所述第二电源端的路径的第五晶体管、以及插入从所述第一晶体管的另一端通过第四晶体管到达所述第二电源端的路径的第六晶体管为导通状态，在所述第一步骤中，使所述第五晶体管及所述第六晶体管为截止状态。

根据本发明，能够实现在具有ON状态及OFF状态的输出晶体管处于OFF状态时保持从输出端的流入电流为最低限度、同时还使环境温度上升时的输出端确实为接地电位的漏电流补偿装置及漏电流补偿方法，能够得到上述有利的效果。

在说明书及权利要求范围的叙述中，“漏电流”是一般意味着截止状态的晶体管输出的电流的术语。漏电流不限定于截止状态的晶体管由于特定的原因而输出的电流。漏电流典型的是晶体管的暗电流。

发明的创新特征不外乎是在所附的权利要求范围内特别所述的内容，但关于构成及内容这两方面，本发明与其它的目的及特征一起，和附图共同加以理解，并根据以下的详细说明，将能够更好地理解并给以评价。

附图说明

图1表示本发明实施形态1的漏电流补偿装置的电路图。

图2表示本发明实施形态2的漏电流补偿装置的电路图。

图3表示本发明实施形态3的漏电流补偿装置的电路图。

图4表示本发明实施形态4的漏电流补偿装置的电路图。

图5表示以往例子的稳压电源电路的电路图。

附图的一部分和全部是以图示为目的利用简要的表现形式描绘的，请考虑到不一定忠实地描绘出图中所示要素实际上的相对大小及位置。

具体实施方式

下面与附图一起说明具体表示实施本发明用的最佳形态的实施形态。

《实施形态1》

下面用图1说明本发明实施形态1的漏电流补偿装置及漏电流补偿方法。图1为本发明实施形态1的漏电流补偿装置的电路图。实施形态1的漏电流补偿装置是形成在通常状态下作为恒压电源功能的半导体装置。在图1中，1为运算放大器，2为输出电压VA的基准电压源，3为是PMOS晶体管的输出晶体管，4为输出端，5为输入电源电压的电源端(第一电源端)，7为控制端，8及9为电阻元件，11及12为NMOS晶体管，15为PMOS晶体管。在图1中，对于与图5相同的元件附加相同的标号。在实施形态中，第二电源端为接地端(未图示)。

基准电压源2与运算放大器1的反相输入端连接，其输出端与PMOS晶体管3的栅极连接。运算放大器1输出对PMOS晶体管3的栅极进行控制的控制信号。PMOS晶体管3的源极与电源端5连接，漏极与输出端4、电阻元件8及NMOS晶体管12连接。PMOS晶体管3的漏极通过电阻元件8与9的串连电路接地。电阻元件8与电阻元件9的连接点与运算放大器1的同相输入端连接。用电阻元件8及9将PMOS晶体管3的漏极电压进行分压后的电压加在运算放大器1的同相输入端上，控制端7与运算放大器1的控制输入端连接。

PMOS晶体管15的栅极及源极与电源端5连接，成为OFF状态(与PMOS晶体管3成为OFF状态时的状态相同)。PMOS晶体管15的漏极与NMOS晶体管11的栅极和NMOS晶体管12的栅极连接，输出漏电流IL15。NMOS晶体管11及12的源极接地。NMOS晶体管12的漏极与PMOS晶体管3的漏极及输出端连接。NMOS晶体管11及12构成电流镜电路10。电流镜电路10的输出级即NMOS晶体管12具有将从NMOS晶体管11的漏极流向源极的PMOS晶体管14的漏电流IL15的规定倍率的电流I12(在实施形态1中，倍率为1或1以上的值)从输出端4流向地端的驱动能力。设电阻元件8及9的电阻值分别为R1及R2。

在上述构成中，在输入至控制端7的CONT信号(控制信号)为低电平时，运算放大器1成为工作(ON)状态。通过运算放大器1的控制，PMOS晶体管3从输出端4输出的电压V＝VA·(1+R1/R2)。

CONT信号为高电平时，运算放大器1成为非工作(OFF)状态，运算放大器1维持将PMOS晶体管3的栅极电压提升至VDD的状态并保持不变。

本发明实施形态1的漏电流补偿装置是利用CONT信号来控制输出端4的电压。在通常工作的情况下(CONT信号为低电平时)，输出端4输出的电压V＝VA·(1+R1/R2)，在输出停止的情况下(CONT信号为高电平时)，输出端4为接地电位(V＝0)。

不管PMOS晶体管3是规定的导通状态还是截止状态，NMOS晶体管12都具有将与PMOS晶体管15的漏电流IL15相应的电流I12从输出端4流向地端的驱动能力。与导通状态的PMOS晶体管3输出的电流相比，由于NMOS晶体管12的电流驱动能力(与PMOS晶体管15的漏电流IL15相应的值)非常小，因而在导通状态下NMOS晶体管12对于PMOS晶体管3的输出电压不产生任何影响。

NMOS晶体管12的电流驱动能力I12比PMOS晶体管3的漏电流IL3要大规定的量。在PMOS晶体管3为截止状态下，NMOS晶体管12将PMOS晶体管3的漏电流IL3流向地端。通过这样，输出端4维持接地电位(V＝0)。

由于NMOS晶体管11及12只要流过PMOS晶体管3的漏电流IL3即可，因此这些晶体管的尺寸只要很小的就足够了。由于输出端4的阻抗不可小于所需要的数值，因此即使在稳压电源电路为OFF状态、输出端的电位为接地电位时，从输出端4的流入电流也为最小。

PMOS晶体管3的漏电流IL3在低温环境中非常小，而在高温环境中成为相对较大的值，NMOS晶体管12的电流驱动能力也同样，在低温环境中非常小，而在高温环境中成为相对较大的值。NMOS晶体管12从输出端不吸入过大的电流，随着环境温度的变化，相应地将输出端4维持在接地电位(V＝0)。

下面说明实施形态1的漏电流补偿装置的工作(漏电流补偿方法)。在CONT信号为低电平时，PMOS晶体管3成为导通状态，从漏极输出规定的电压V＝VA·(1+R1/R2)(第一步骤)。在CONT信号为高电平时，PMOS晶体管3成为截止状态(第二步骤)。将设定为截止状态的PMOS晶体管15输出的漏电流IL15输入值NMOS晶体管11的漏极及栅极，并从它的漏极流入地端(第三步骤)。通过与NMOS晶体管11构成电流镜电路、具有与NMOS晶体管11流过的电流相应的电流驱动能力的NMOS晶体管12，从PMOS晶体管3的漏极向地端流出电流(第四步骤)。

《实施形态2》

下面用图2说明本发明实施形态2的漏电流补偿装置及漏电流补偿方法。图2为本发明实施形态2的漏电流补偿装置的电路图。实施形态2的漏电流补偿装置是形成在通常状态下作为恒压源功能的半导体装置。在图2中，1为运算放大器，2为输出电压VA的基准电压源，3为是PMOS晶体管的输出晶体管，4为输出端，5为输入电源电压的电源端(第一电源端)，7为控制端，8及9为电阻元件，11，12，13及14为NMOS晶体管，15为PMOS晶体管。在图2中，对于与图1相同的元件附加相同的标号。实施形态2的漏电流补偿装置是对实施形态1追加NMOS晶体管13及14的装置。除此以外两者相同。省略与实施形态1相同的部分的说明。

实施形态2的漏电流补偿装置还具有插入PMOS晶体管15的漏极与NMOS晶体管11的漏极之间的NMOS晶体管13、以及插入输出端4(PMOS晶体管3的漏极)与NMOS晶体管12的漏极之间的NMOS晶体管14。CONT信号输入值NMOS晶体管13及14的栅极。NMOS晶体管13及14在PMOS晶体管3为截止状态时，成为导通状态，在PMOS晶体3为导通状态时，成为截止状态。NMOS晶体管13及14也可以分别插入NMOS晶体管11及12的源极与地端之间。

下面说明实施形态2的漏电流补偿装置的工作(漏电流补偿方法)。在CONT信号为低电平时(PMOS晶体管3为导通状态时)，NMOS晶体管13及14成为截止状态。由于NMOS晶体管14的漏电流远小于NMOS晶体管12的电流驱动能力，因此在PMOS晶体管3为导通状态时，能够防止从PMOS晶体管3向NMOS晶体管12流过电流。

在CONT信号为高电平时(PMOS晶体管2为截止状态时)，NMOS晶体管13及14成为导通状态。NMOS晶体管12通过NMOS晶体管14，将PMOS晶体管3输出的漏电流IL3流向地端。输出端4的电位近似维持在接地电位。PMOS晶体管3为截止状态时的实施形态2的工作与实施形态1相同。

《实施形态3》

下面用图3说明本发明实施形态3的漏电流补偿装置及漏电流补偿方法。图3为本发明实施形态3的漏电流补偿装置的电路图。实施形态的漏电流补偿装置是形成在通常状态下作为恒压源功能的半导体装置。在图3中，1为运算放大器，2为输出电压VA的基准电压源，31为是NMOS晶体管的输出晶体管，4为输出端，5为输入电源电压的电源端(第一电源端)，7为控制端，9为电阻元件，11、12、13、14及32为NMOS晶体管。在图3中，对于与图2相同的元件附加相同的标号。实施形态3的漏电流补偿装置是将实施形态2的PMOS晶体管3及15置换为NMOS晶体管31及32，并随之改变运算放大器1的输入信号，再删除电阻8而构成的。除此以外两者相同，省略与实施形态2相同的部分的说明。

基准电压源2与运算放大器1的同相输入端连接，其输出端与NMOS晶体管31的栅极连接。运算放大器1输出对NMOS晶体管31的栅极进行控制的控制信号。NMOS晶体管31的漏极与电源端5连接，源极与输出端4、电阻元件9及NMOS晶体管14连接。NMOS晶体管31的源极通过电阻元件9接地。NMOS晶体管31的源极与运算放大器1的反相输入端连接。将NMOS晶体管31的源极电压加在运算放大器1的反相输入端。控制端7与运算放大器1的控制输入端连接。

在上述构成中，在输入至控制端7的CONT信号(控制信号)为低电平时，运算放大器1处于工作(ON)状态。通过运算放大器1的控制，NMOS晶体管31从输出端4输出的电压V＝VA。

NMOS晶体管32的漏极与电源端5连接，栅极与地端连接，处于OFF状态(与NMOS晶体管31处于OFF状态时的状态相同)。NMOS晶体管32的源极通过NMOS晶体管13，向电流镜电路10的输入端输出漏电流IL32。电流镜电路10的输出级即NMOS晶体管12具有将MOS晶体管32的漏电流IL32的规定倍率的电流I12(在实施形态3中，倍率为1或1以上的值)从输出端4流向地端的驱动能力。

在CONT信号为低电平时(NMOS晶体管31为导通状态时)，NMOS晶体管31从输出端4输出的电  V＝VA。在NMOS晶体管31为导通状态时，从NMOS晶体管31电流不流  NMOS晶体管12。

在CONT信号为高电平时(NMOS晶体管31为截止状态时)，NMOS晶体管13及14成为导通状态。NMOS晶体管12通过NMOS晶体管14，将NMOS晶体管31输出的漏电流IL3流向地端。输出端4的电位近似维持在接地电位。

《实施形态4》

下面用图4说明本发明实施形态4的漏电流补偿装置及漏电流补偿方法。图4为本发明实施形态4的漏电流补偿装置的电路图。实施形态4的漏电流补偿装置是形成在通常状态下作为恒流源功能的半导体装置。在图4中，1为运算放大器，54及55为从它们的连接点输出基准电压VA的电阻元件，51为是PNP晶体管的输出晶体管，4为输出端，5为输入电源电压的电源端(第一电源端)，7为控制端，52为PNP晶体管，53为电阻元件，56、57、58及59为NPN晶体管。图4的晶体管全部是双极型晶体管。

在图4中，对于与图2相同的元件附加相同的标号。实施形态4的漏电流补偿装置是将实施形态2的恒压电路(由运算放大器1及PMOS晶体管3等构成)置换成恒流源(由运算放大器1及PNP晶体管51等构成)，将PMOS晶体管15置换成PNP晶体管52，将NMOS晶体管11～14置换成PNP晶体管52，将NMOS晶体管11～14置换成NPN晶体管56～59而构成的。除此以外两者相同，省略与实施形态2相同的部分的说明。

运算放大器1的同相输入端与电阻元件5及56的连接点(设电阻元件54的两端电压为VA)，其反相输入端与PNP晶体管51的发射极连接，其输出端与PNP晶体管51的基极连接。在PNP晶体管51极运算放大器1的反相输入端与电源端之间连接电阻元件53(电阻值R4)。运算放大器1控制PNP晶体管53的基极，使得电阻元件53的两端电压为一定(使得流过电阻元件53的电流为一定)。PNP晶体管51的集电极与输出端4及NPN晶体管59连接。控制端7与运算放大器1的控制输入端连接。

在上述构成中，在输入值可知端7的CONT信号(控制信号)为低电平时，运算放大器1成为工作(ON)状态。通过运算放大器1的控制，PNP晶体管51从输出端4输出的恒定电流I＝VA/R4。

NPN晶体管56及57构成电流镜电路60。

PNP晶体管52的发射极及基极与电源端5连接，处于OFF状态。PNP晶体管52的集电极通过NPN晶体管58向电流镜电路60的输入端输出漏电流IL52。电流镜电路60的输出级即NPN晶体管57具有将PNP晶体管52的漏电流IL52的规定倍率的电流I57(在实施形态4中，倍率为1或1以上的值)从输出端4流向地端的驱动能力。

NPN晶体管58及59的基极输入CONT信号。

在CONT信号为低电平时(PNP晶体管51为导通状态时)，PNP晶体管51从输出端4输出的电流I＝VA/R4。NPN晶体管58及59成为截止状态，从PNP晶体管51的集电极不向NPN晶体管57流入电流。

在CONT信号为高电平时(PNP晶体管51为截止状态时)，NPN晶体管58及59成为导通状态。NPN晶体管57通过NPN晶体管59，将PNP晶体管51输出的漏电流IL51流向地端。输出端4的电位近似维持在接地电位(输出端4不输出电流)。

在上述实施形态中，能够将MOS晶体管置换成双极型晶体管，也能够将双极型晶体管置换成MOS晶体管。

上面以一定的详细程度就理想形态说明了本发明，但该理想形态现在揭示的内容在构成的细节部分理所当然有变化，在不超出本发明权利要求的范围及思想的情况下，能够实现各要素的组合及顺序的变化。

本发明的漏电流补偿装置及漏电流补偿方法可用作为例如个人计算机等各种设备的电源装置。