通过使用三(二甲基氨基)硅烷的原子层沉积形成含硅薄膜的方法

摘要

本发明提供一种形成含硅固体薄膜层的原子层沉积方法。将基底置入腔体，此后，将含Si和氨基硅烷的第一反应物注入腔体。该第一反应物的第一部分化学吸附于基底上，第一反应物的第二部分物理吸附于基底上。一个优选方案中，通过吹洗和冲洗腔体，将第一反应物的物理吸附的第二部分从基体上清除。然后将第二反应物注入腔体，这里第二反应物的第一部分与第一反应物的化学吸附的第一部分化学反应，在基底上形成含硅固体。然后从腔体中清除第二反应物的未化学反应部分。一个优选方案中，在基底上形成的含硅固体为薄膜层，如氮化硅层。另一个优选方案中，第一反应物至少为选自Si[N(CH3)2]4，SiH[N(CH3)2]3，SiH2[N(CH3)2]2和SiH3[N(CH3)2]中的一种。第二反应物优选为活性NH3。腔体的压强优选维持在0.01－100乇的范围内，且在优选实施方案中可在整个工艺中保持恒定，或可在四个步骤中的至少一个中改变。上述步骤中的一步或多步可重复进行，以在基底上获得较厚的固体。

说明书

本发明是关于形成Si₃N₄和SiO₂薄膜的方法，采用的是原子层沉积法，该方法使用三(二甲基氨基)硅烷(trisdimethylaminosilane){HSi[N(CH₃)₂]₃}(以下称“TDMAS”)作为反应物。

发明背景

通常，在半导体元件上形成Si₃N₄和SiO₂薄膜是采用沉积方法如化学气相沉积(CVD)、低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)。

以CVD为基础的方法常常具有缺陷，限制了其在制造因具有Si₃N₄薄膜而受益的半导体元件上的应用。典型的CVD法中，Si₃N₄薄膜在相对较高的温度下沉积，由于可能对元件产生有害的热效应，所以一般没有低温工艺好。用CVD法沉积的Si₃N₄层也易受几何形状干扰导致整个元件表面的厚度不均。表面上具有紧密堆积的形貌周围形成的薄膜的厚度要小于较不紧密堆积的形貌周围形成的膜的厚度。该问题公知为构型充填效应。

LPCVD也有缺点。LPCVD法制备的薄膜的氢含量通常较高，表面的间距覆盖率不好。由于采用LPCVD法时膜的生长速率较低，因此形成合适厚度的膜所需的工艺时间相对较长。长的处理时间使得基底在相当高的温度下长时间暴露，造成与LPCVD工艺伴生的高的热存积。

已有推荐采用原子层沉积(ALD)作为形成Si₃N₄和SiO₂薄膜的以CVD为基础的沉积法的替代方法。ALD是实施于表面动力学区域的表面控制工艺，可导致表面上的二维层叠沉积。Goto等描述了一种使用二氯甲硅烷(dichlorosilane)(DCS)和NH₃等离子体形成Si₃N₄膜的ALD沉积法。(Appl.Surf.Sci.，112，75-81(1997)；Appl.Phys.Lett.68(23)，3257-9(1996))。但是用Goto描述的方法制备的薄膜的性能并不理想。Cl含量(0.5％)和O含量太高。这些再加上测出的Si∶N比率为41∶37，表明该方法不能形成Si₃N₄的近化学计量的膜。此外，每300秒为周期的0.91埃的生长速率对于商业应用来说不够高。

Klaus等描述了一种用SiCl₄和NH₃反应形成Si₃N₄膜的ALD方法。见美国专利6,090,442，和Surf.Sci.，418，L14-L19(1998)。该方法制备的薄膜的特性优于Goto等的所得。比率Si∶N＝1∶1.39，并且Cl、H和O的低含量令人满意。但是，10分钟形成2.45埃膜的周期太长，使其商业应用不切实际。

也有建议使用Si₂Cl₆(HCD)和N₂H₄用ALD法沉积薄Si₃N₄膜。(Appl.Surf. Sci.，112，198-203(1997))。尽管化学计量法上，该膜的Cl和H含量合适，其氧的含量太高，使得这样的膜不适合上述用途。

ALD也被提议为沉积SiO₂薄膜的一种方法。例如，已被提议用于使用SiCl₄和H₂O的沉积工艺。Appl.Phys.Lett.70(9)，1092(1997)。然而，该推荐工艺的周期对于商业应用来说太长了。美国专利6,090,442公开了一种催化工艺，该工艺采用SiCl₄和H₂O沉积SiO₂膜，使用C₅H₅N或NH₃作为催化剂。因为沉积温度低，该工艺获得的SiO₂膜的质量不好。一种使用Si(NCO)₄和TEA的工艺已被披露(Appl.Surf.Sci.Vol.130-132，pp.202-207(1998))，但也因工艺温度低以致膜的质量低。使用Si(NCO)_x和H₂O的推荐工艺也是如此(J.Non-crystalline Solids，Vol.187，66-69(1995))。

因此，尽管有长期以来公认的广泛应用的潜力，仍然存在着形成满足下列条件的Si₃N₄和SiO₂薄膜的新方法的需求，这些条件为：低热存积工艺；优异的间距覆盖率；无构型充填效应；比率Si∶N同Si₃N₄；优异的厚度控制及均匀度；颗粒夹杂量最少；杂质含量低；以及使得商业应用切实可行的膜生长速率。

为达到上述目标，本发明采用原子层沉积法(ALD)，使用TDMAS作为反应物制备Si₃N₄和SiO₂薄膜。

发明概要

本发明具体表现为在置于腔体中的基底上形成含硅固体薄膜层的一种原子层沉积方法。将含Si的第一反应物和氨基硅烷(aminosilane)注入腔体，在这里第一反应物的第一部分化学吸附于基底上，且第一反应物的第二部分物理吸附于基底上。一个优选方案中，通过吹洗和冲洗腔体，将第一反应物的物理吸附的第二部分从基底上清除。然后将第二反应物注入腔体，该第二反应物的第一部分与第一反应物的化学吸附的第一部分化学反应，在基底上形成含硅固体。然后将第二反应物的未化学反应部分从腔体中清除。一个优选方案中，基底上形成的含硅固体为薄膜层，如氮化硅层。另一个优选方案中，第一反应物为至少选自Si[N(CH₃)₂]₄、SiH[N(CH₃)₂]₃、SiH₂[N(CH₃)₂]₂和SiH₃[N(CH₃)₂]中的一种。第二反应物优选为活性NH₃。腔体压力优选维持在0.01-100乇的范围内，并且在优选方案中的整个工艺过程中腔体压力可维持恒定，或者在四个步骤的至少一个中可改变。上述步骤中的一步或多步可重复进行，以在基体上获得较厚些的固体。

不同实施方案中，用本发明方法形成的含硅固体，在用作活性掩模氮化物时对于半导体元件的Si，在用作栅掩模氮化物时对于半导体元件的WSi_x和掺杂的多晶硅，在用作位线掩模氮化物时对于半导体元件的W和Ti/TiN具有干法刻蚀选择性。基底上形成的含硅固层也能用作CMP隔离件，或用作对于半导体元件(隔板)的SiO₂具有干法刻蚀选择性绝缘层。其它实施方案中，基底上形成的含硅固体为绝缘层，作为隔湿件，对半导体元件的SiO₂具有HF湿法刻蚀选择性。

基底上形成的含硅固体可用作半导体元件的栅极绝缘件，在半导体元件的Ta₂O₅层和电容器存储节点之间形成的覆层，用作半导体元件的电容器的绝缘层，或用作半导体元件的STI内衬。

在其它实施方案中，基底上形成的含硅固体为氧化硅，并且在这些实施方案的一个或多个中，第二反应物选自H₂O，H₂O₂，O₂等离子体和O₃等离子体。

另外还有一个实施方案中，第一和第二含硅固体中至少有一个为金属硅酸盐，其中的金属选自Al、Hf、Zr、Ti和Ta。

现在参照附图来阐述本发明的这些和其它特征。

附图概述

参照附图，通过详细描述本发明的优选方案，本发明的上述目的和优点将更明显：

图1至5描述了根据本发明的优选实施方案，采用原子层沉积法形成Si₃N₄薄膜的工艺步骤。

图6为根据本发明的薄膜制备方法使用的薄膜制备装置的示意图。

图7为根据本发明的薄膜制备方法的流程图。

图8为表示根据本发明的一个优选实施方案采用的制备方法，每周期形成的Si₃N₄膜厚度的图表。

图9为根据本发明的一个优选实施方案的方法，随着TDMAS注入时间的变化，Si₃N₄膜厚度和膜均匀度改变的曲线图。

图10为根据本发明的一个优选实施方案的方法，随着NH₃等离子体发生器能量的变化，Si₃N₄膜厚度和膜均匀度改变的曲线图。

发明的详细描述

从解释方法的工艺步骤开始进行优选实施方案的下列描述，接着描述本发明的优选实施方案的具体实例。

参见图1-6，基底1如硅(100)置于腔体3(见图6)中，然后抽真空至压强为约2乇。加热基底1至约550℃。然后向腔体中注入15秒钟500sccm的Ar载体气体中的TDMAS流束2。停止注入流束2，保持腔体不受干扰15至165秒钟。

在此期间，TDMAS的第一部分在基底1的表面上化学吸附并形成覆层4。TDMAS分子的第二部分物理附着(物理吸附)并松散地附着于TDMAS化学吸附层上。然后用N₂吹洗腔体35秒钟，并真空驱气5秒钟。在吹洗步骤中，TDMAS的未化学吸附部分被清除出腔体，在基底1上留下完整的TDMAS化学吸附层4(图2)。现在参见图3，向腔体3中注入30秒钟的含活性NH₃的2000sccm的Ar流束6，同时维持降低的腔体压强0.5乇，基底温度550℃。活性NH₃的一部分与基底上的化学吸附TDMAS反应，形成Si₃N₄层8(图4)。一个实施方案中，活性NH₃为等离子体发生器在约400瓦特时产生的等离子体，但是该功率可改变，并且本发明并不限于一个特定的等离子体腔体功率水平。在含NH₃的流束注入容器30秒钟之后，用N₂吹洗5秒钟腔体3，并真空驱气5秒钟。向腔体3中注入TDMAS，吹洗，向容器中注入NH₃，再冲洗的步骤可重复进行，以获得所需厚度的Si₃N₄层8。现在Si₃N₄层8已完成了。

图6为根据本发明的薄膜制备方法使用的薄膜制备装置的示意图。图7为根据本发明的薄膜制备方法的流程图。现在参照图6-10来描述上述的实施方案。将基底1，如(100)硅基底，置入腔体3中后，将腔体的压强调至约2乇，使用加热器5(步骤100)将腔体加热至约550℃的温度。将含TDMAS的第一反应物流束注入腔体3中达30秒钟，此时基底维持在550℃，压强约为2乇(步骤105)。通过从气源19注入500sccm的Ar载体气体进入第一起泡器12，该起泡器在约25℃下容纳液态TDMAS，TDMAS汽化形成第一反应物流束6。如上所述，将TDMAS和Ar相结合的气体流束通过第一气体管线13和淋喷头15注入腔体3中约30秒钟。然后，用纯Ar吹洗腔体3达5秒钟，用泵7进行真空驱气5秒钟。本发明并不限于该特定的吹洗方案，而是包括不同的能从TDMAS的化学吸附表面层上清除物理吸附TDMAS的吹洗工序。

然后将Ar载体气体中的活性NH₃的第二反应物气体流束通过气体管线16和淋喷头15注入腔体3中约30秒，速率约为2000sccm。在该步骤中，基底1维持在550℃，腔体压强维持在约0.5乇(图7中步骤115)。一个实施方案中，将Ar从气体源19经第二起泡器17中约25℃的液态NH₃14通过，使第二反应物气体流束中的NH₃汽化。于是NH₃和Ar流束流经远程等离子体发生器(未标示)，通过气体管线16和淋喷头15以约2000sccm的速率注入腔体3中约30秒。

如图3和4所示，第二反应物流束中的一部分NH₃与化学吸附在基底1上的TDMAS反应形成Si₃N₄层。当Si₃N₄层在基底上形成时，第二反应物流束中的第二部分NH₃物理吸附在Si₃N₄层上。用Ar流束吹洗腔体3达5秒钟，接着用泵7真空驱气(步骤120)。但是，没有最初的惰性气体吹洗，物理吸附的第二反应物也能通过对腔体进行真空泵驱气而清除。

在从腔体3吹洗去未反应的NH₃之后，测量Si₃N₄层的厚度(步骤125)。如果需要增加层厚，重复步骤105至125，直到获得理想的层厚。获得了理想的层厚，将腔体的温度和压强调回正常值，制备工艺完成(步骤130)。

如图8所示，在形成Si₃N₄层的上述方法中，沉积速率为1.35/周期，并且层厚对于周期数表现出线性关系。在波长632.8nm时测量沉积材料的折射率为2.0，证明该沉积层为化学计量Si₃N₄。在5E10达因/厘米²下测量膜的拉应力。氢含量和碳含量都很低，约为1at％或更低，没有检测到氧。在具有深宽比(aspect ratio)为8∶1的接点型结构上可达到95％或更高的间距覆盖率。与200∶1的HF水溶液的湿法刻蚀速率很低，约为10/min，提供了理想的湿法刻蚀选择性，是Si₃N₄薄膜的一个有益特征。

参见图9，当考虑到相对于TDMAS照射量(此为典型的ALD沉积特性)的生长速率的变化时，已证实在上述条件下暴露60秒钟(吹15秒钟并停留45秒钟)，未检测到生长速率的变化。这看来意味着60秒钟的照射导致了基底表面的饱和。此外，当吹入TDMAS达30秒钟时，可获得与吹入时间15秒钟且停留时间45秒钟或更多时相同的生长速率。

现在参见图10，测定了等离子体发生器中的RF能量水平的影响。由上述的方法可知，在基底暴露于TDMAS，且容器被吹洗后，活性NH₃被注入容器。如图10所示，活性NH₃的使用是权利要求的方法的一个重要的方面。当能量发生器中的RF能量为0，且因此没有活性NH₃注入腔体中时，根本没有Si₃N₄膜沉积，表明未活化的NH₃和基底上的TDMAS之间没有反应。在0和0.4kW之间，膜的沉积速率如所示的以线性关系递增。从0.4kW往上，生长速率几乎不增长，表现出典型的ALD的沉积速率关系。使用TDMAS形成SiO₂层的ALD工艺

为了改善这些问题，可使用TDMAS和H₂O、H₂O₂、活性O₂(如O₃、O₂远程等离子体等)实施ALD工艺。使用TDMAS的硅酸盐ALD工艺

当应用ALD工艺形成硅酸盐时，该硅酸盐为绝缘物质，且与SiO₂相比具有较大的介电常数，应在金属氧化物的处理窗口(processwindow)中施行SiO₂处理以形成硅酸盐。适当的SiO₂处理可由使用TDMAS而实现。

上述优选方案为说明性的而非限定性的。本领域的技术人员会认识到，在没有脱离下列权利要求的范围的情况下，可对上述发明予以修改与变换。