推荐用于第三代码分多址的TURBO码交错器的有效实现

摘要

本发明涉及用于第3代码分多址(3G CDMA)数据的Turbo码交错器方法和装置。该装置包括接收并暂存数据的存储器、计数器和耦合至存储器和计数器用于同步的时钟产生器。该装置还包括表,容纳由计数器选择的地址。在地址大于帧规模时,耦合到表的抽册装置废弃该地址。缓存器耦合到存储器和时钟。存储器构成为从未废弃的选择地址检索数据并把它送至缓存器,用于输出。

说明书

相关申请的交叉参照

本申请要求1998年12月10日提交的申请号为60/111747的美国临时申请的利益。

发明领域

本发明涉及电子通信系统领域，具体而言，涉及对这些系统的通信数据进行排列的交错器。

背景技术

业已发现，称为编码调制的通信信道编码技术可改善电子通信系统，例如调制解调器系统和无线通信系统的误码率(BER)。已经证明Turbo编码调制对加性白高斯噪声(AWGN)或衰落为特征的“随机差错”信道是实用、功率有效和带宽有效的调制方法。在例如码分多址(CDMA)环境中可发现这些随机差错信道。

Turbo码的改进是对原接收或发送数据帧进行排列的交错器。通过处理器执行熟知结构的随机化算法完成Turbo码的常规排列。

从不同存储器位置读取线性阵数据可实现数据顺序交错。“寻址规则”规定排列，它是交错/去交错规则。基于这种存储器的交错器/去交错器方案称为间接交错器，因为不要求关联的去交错器结构。

图1表示M序列寄存器作为随机地址产生器的常规交错器。一帧数据写入存储器5的顺序位置。M序列产生器1以线性序列以外的序列，对至少与该帧同样大小的数据块产生地址。除抽删单元4忽略的超出帧规模的地址外，这些地址用于从存储器5读出帧元。以排列次序从存储器5读取帧元并缓存在FIFO2。时钟3对M序列产生器和FIFO2定时。虽然因抽删以不均匀(突发)速率从存储器5显现帧元，但FIFO2输出速率均匀。

这类非均匀交错由于交错算法仅根据伪不规则模式，其缺陷是难于获得足够的“非均匀性”。进而，常规交错器在编码器中要求大量存储器。常规交错矩阵还要求延迟补偿，从而限制了其用于有实时要求的应用。在美国和欧洲的第三代(3G)CDMA中将出现Turbo码。从而，Turbo码交错器性能是3G CDMA的重要方面。另一重要问题是如何在应用中有效实现交错器。

因而，需要改进非均匀性的交错编码系统和方法。

也需要用于3G CDMA的交错编码系统和方法。

从而，本发明的目的是提供改进非均匀性的交错编码系统和方法。

本发明的另一目的是提供用于3G CDMA的交错编码系统和方法。

发明内容

根据本发明的技术教导，通过本发明的用于3G CDMA数据的Turbo码交错器实现这些和其它目的。本发明的一个实施例包括一种接收并在存储器中暂存数据帧的装置。计数器连接一个表。该表包含计数器选择的地址。一时钟连接该计数器及输出缓冲器并构成为与它们同步。

表中的地址可包含超出帧规模的帧元的地址，从而，抽删装置可连接至该表。该抽删装置可构建成废弃超出帧规模的任何元。该实施例还包含一存储器。该存储器可连接至抽删单元和缓冲器。根据抽删装置未废弃的地址从存储器读出数据，并经缓存器输出。

本发明的另一实施例是一种3G CDMA数据的交错方法。该实施例包含接收和暂存数据。用时钟把数据与计数器同步，确保整个系统定时正确采样。该实施例还包括在至少一个与计数器电连接的表中存储多个地址。该计数器用于选择地址。可以构造成选择某些地址或其全部。该实施例还包括如果选择地址大于帧规模就用与表电连接的抽删装置废弃该地址。该实施例还包括把数据存储在与抽删单元电连接的存储器中的地址位置，该地址位置相应于未废弃的选定地址。

本发明的另一实施例是一种用于对3G CDMA数据进行交错的装置。该实施例包括接收并暂存数据的存储器，还包括用于计数的计数器模块、输出缓存器模块及与缓存器模块和计数器模块连接用于与其同步的时钟模块。

该实施例还包括用于存储地址的表存储模块。还包括与表模块电连接的抽删模块，用于在选定地址超出帧规模时废弃该地址。

附图概述

参照下述结合附图对示范性实施例所作的详细描述，可更清楚地理解本发明，其中：

图1是M序列产生器作为随机地址产生器基础的常规交错器。

图2是根据本发明的伽罗瓦域(Galois Field)型交错器的示意图。

图2A是图2所示交错器的变形。

图3是图2的伽罗瓦域型交错器另一实施例的示意图。

图4和图4A表示交错器变形。

图4B根据本发明的代数型交错器的示意图。

图5是对图4所示的代数交错器输出去交错的直接代数去交错器的示意图。

图6是根据本发明的间接代数型交错器的示意图。

发明的详细描述

本发明提供推荐用于第3代码分多址(3G CDMA)标准的Turbo编码交错器的有效实现。伽罗瓦域随机交错器

图2说明本发明的一个实施例。该实施例是一种用于伽罗瓦域交错器的有效实现。通过使工作存储器210的索引伪随机化排列数据。从工作存储器210以排列方式读取数据后，数据输出至FIFO缓存器280。

工作存储器210的索引可包含两部分：行和列。通过把伪随机数与排列数相组合产生列和行。在一个实施例中，列是排列数，而行是伪随机数。但是，本领域技术人员认识到，这仅是一种设计选择，可以相反设置。此外，行和列可称为最高有效位(MSB)或最低有效位(LSB)。

时钟215触发两级计数器270、260。计数器启动产生行和列分量用于对工作存储器210寻址。例如，帧规模为384时，可限定N1＝24，N2＝16，N1、N2分别表示行数与列数。这样，384＝24×16。参数N1和N2规定计数器可计数的值，可由软件或硬件改变。第1级计数器270即N20计数至N2，然后发送进位位至第2级计数器260(N1或列计数器)。N2正在计数，因而产生行元。该行元进一步通过用位反转器290进行位反转而导出。这样，对特定的行地址，可使用相应的位反转地址。下述是位反转的一个例子：

                  输入数据      输出数据

                    000           000

                    001           100

                    010           010

                    011           110

                    100           001

                    101           101

                    110           011

                    111           111

存储器索引的行部可由乘法器295与偏移量相乘。实施例中产生的任何变量可用作偏移量，也可使用常数。本实施例使用N1值作为偏移量。本领域技术人员理解，可用基于随机或非随机数序列的索引表或实时数产生器代替位反转器290，而仍在本发明范围中。反之，也可删去位反转器。

存储器索引的行部加至其列部得到存储器索引。例如，乘法器295的输出是1010且抽删机构220的输出是0110(下文说明)，则地址LSB部分中加法器200输出是1010，在地址MSB部分中加法器输出是0110。存储器索引是LSB和MSB的组合。分别用0000ffffH(即LSB屏蔽)和ffff0000H(即MSB屏蔽)屏蔽LSB和MSB并组合屏蔽结果可完成存储器索引。例如：

1010₂&(0000ffffH)+0110₂&(ffff0000H)＝01101010₂

用伪随机序列产生器250(即M序列发生器，Gold、Hadamard、Walsh序列发生器等)组合查找表240的内容，可产生列索引。序列产生器250和第1查找表240均由两级计数器270、260控制。伪随机序列产生器250的伪随机数由组合器225与查找表240的值组合。该组合用作表230的索引，此索引又使该表输出排列的列索引。例如，若列索引定义如下：$$ >>j>=>log>>(>>\alpha >>i>0>>>+>>\alpha >j>>)>>>$$式中，j是列索引，i₀如下例那样逐行变化。

                     i        i₀

                     0        0

                     1        2

                     2        5

                     3        5j可重述如下：$$ >>j>=>log>>(>>\alpha >>i>0>>>+>>\alpha >j>>)>>=>>\alpha >x>>>$$X可从伽罗瓦域方程定义的对数表230找到。

如果列索引位于特定块规模的范围外，则由抽删单元270废弃(即抽删)查找表230的输出。例如，如果N＝8(N是帧规模)且表220产生的随机序列是[52946171038]，抽删后，从原序列中去除大于8的数，则序列变成[52461738]。

如果列索引在范围内，则其加至行索引并产生排列的存储器索引。该存储器索引又用于对存储器210寻址，以检索数据。本领域技术人员理解，可用计算伽罗瓦域伪随机数的实时单元代替表230、240。

FIFO缓存器280平滑从存储器210检索的数据率，使与时钟率一致。例如，在各时钟周期，随机交错产生器产生例如[52946171038](抽删前)的地址。但是，若数据帧规模是8，则数9和10被抽删。如果改变计数器的快进符号，则M序列重置。这样，一个时钟周期后，M序列产生器设置为1，序列重新开始。本领域技术人员理解，可用实时数产生器完成表和伪随机序列，因而整个单元可不用工作存储器构成。从而，接收数据进入系统时，可进行排列并经FIFO缓存器280实时输出。对下述实施例亦如此。

图2A显示抽删单元220位于加法器200以后，而非像图2那样位于其以前。这使由N2和N1联合作为任意数L即，L＜(N1*N2)而非L＜N1，确定抽删。在图2A中，N2计数器270与N1计数器260输入一起输入至查找表240，从而使得列排列与行无关。

图4是图2A的简化，画出序列产生在序列产生器255中固定，该序列产生器可是代表型序列产生器。如图2A所示，N2计数器270提供某些查找表240的控制。

图4A显示块290可起位反转器或随机序列产生器的功能。如图所示，从块290向块240提供查找表240的附加输入。

图3表示伽罗瓦域交错器的另一实施例。该实施例通过去除查找表230进行简化。该实施例工作对存储器要求较低。代数交错器

图4B说明本发明另一实施例。该实施例是代数交错器的有效实现。代数交错器可包含表，该表可由实时伪随机产生器代替。此外，该实施例还可包含抽删单元(这里称为解码器)470、放大器400和加法器420。这些单元与上述相同单元执行同样功能。这种代数交错器是参数化的，因而通过使用少量参数可以任意规模重构。由此，减少对存储器的要求，具有重大优点。

交错器包含两个查找表460、430和两级计数器450、440。两个查找表的输出加以组合，表由两级计数器440、450索引。查找表460(即N2)可由N2计数器索引，而查找表430可由计数器N1产生的每个计数索引。FIFO缓冲器480深度减至最小，解码器470抽删最后M尾位，从而在帧规模内产生工作存储器地址。此外，同样计数器440、450可对线性阵写入寻址重复使用。

代数交错器是逐行、逐列排列块的交错器，因而可构成用于代数交错器的直接去交错器。图5表示直接代数去交错器，示于图4的代数交错器向该去交错器输出。N1和N2的相应倒置表分别表示为/N1和/N2。直接去交错器还可不需工作存储器而在线(即实时)产生去交错地址。代数间接交错器

本发明另一实施例是示于图6的间接代数交错器。间接代数交错器使用线性块寻址单元620组合伪随机地从工作存储器610向缓存器(FIFO)660读取所必需的索引部分(即行和列或MSB和LSB)。各块的指针是查找表N1 630和两级计数器640、650的输出。通过对位于时钟寻址单元620(未图示)内的表编索引或把计数器640输出与查找表630输出加以组合，块寻址单元620用作地址产生器。N2计数器640直接选择偏移地址，而查找表(N1)630由N1计数器650控制。FIFO缓存器660深度减至最小，解译器660抽删任何大于帧规模的地址。本实施例与代数交错器(示于图4)的不同点在于，仅用一个查找表产生伪随机地址。

本领域技术人员理解，可把伪随机数用于标引FIFO缓存器，代替选择伪随机数标引工作存储器(用于转移FIFO缓存器所存数据)。从FIFO缓存器选择的输入数据可顺序写至工作存储器。因此，数据可顺序存入工作存储器(相对于伪随机存入)，而对FIFO伪随机寻址。为使用工作存储器中的数据，可用顺序计数器或其它线性寻址模块标引工作存储器。

应理解，不脱离本发明的范围，可改进上述构成及上述工作顺序。从而上述说明或附图中所示的所有内容应理解为说明而非限定含义。

还应理解，下述权利要求试图覆盖上述发明的全部一般和特定特点，本发明范围的所有叙述认为落在权利要求范围中。