用于基于事件的测试系统的多重测试结束信号

摘要

一种测试被测半导体器件(DUT)的基于事件的测试系统,该基于事件的测试系统可自由地构成多组引脚单元,其中每一组都能独立于其它组而执行测试操作。在每一单元组中,测试的起始和结束时序都通过产生多重测试结束信号来单独确定。该基于事件的测试系统包括:多个分配到DUT引脚的引脚单元;用于产生测试结束信号的信号发生器,该信号指示由对应引脚单元执行的当前测试已结束,其中测试结束信号是为每一引脚单元单独产生的,与其它引脚单元无关;及一个系统控制器,它通过与每一引脚单元的事件控制器相联,并将包括事件时序数据在内的测试程序提供给每一引脚单元的事件存储器,以控制该基于事件的测试系统的整体运行。每一引脚单元的测试结束信号根据该系统控制器规定的条件来选择,所选择的测试结束信号被提供给系统控制器和其它引脚单元。

说明书

本发明涉及一种用于测试半导体器件的基于事件的半导体测试系统，更具体地说，是涉及一种基于事件的测试系统，该系统设有用于产生多重测试结束信号的装置，每一信号表明一对应引脚单元或引脚单元组中的测试结束，该测试系统中两个或更多个引脚单元组相互独立地进行测试操作。

在用半导体测试系统(例如IC测试器)对集成电路(IC)和大规模集成电路(LSI)这样的半导体器件进行测试时，要为被测试的半导体IC器件提供测试信号或测试模式，这些信号或模式是由半导体测试系统按照预定的测试时序，在适当引脚产生的。半导体测试系统收到被测IC器件(DUT)响应该测试信号的输出信号。这些输出信号由选通信号以预定时序进行采样，与期望数据进行比较，以确定该DUT的功能是否正常。

一般来说，测试信号和选通信号的时序是以半导体测试系统中测试器的速率或测试器周期为基准确定的。此外，测试信号的波形和向量也根据每一测试器周期来确定。这种测试系统有时称为基于周期的测试系统。在基于周期的测试系统中，需要各种不同类型的数据，因此其中的数据处理趋于复杂化。所以，人们认为基于周期的测试系统很难具有“每个引脚(per-pin)”结构，该结构用于每一测试器引脚的硬件和软件是相互独立的。

图1所示为这种基于周期的测试系统的一个实例示意图。在图1中，序列控制器12是设置在半导体测试系统内的一种测试器处理器，用于控制该测试系统的运行。根据序列控制器12提供的地址数据，模式存储器14产生以每一测试器周期为基准的模式数据和波形数据。该模式数据和波形数据通过引脚数据选择器16被提供给引脚数据格式器17。根据序列控制器提供12的地址数据，时序存储器13产生时序数据，该数据一般用于表示以每一测试器周期之开始为基准的延迟时间。该时序数据也提供给引脚数据格式器17。

引脚数据格式器17通过使用模式存储器14的模式数据和波形数据以及时序存储器13的时序数据，产生测试信号。引脚驱动器/比较器18以特定的振幅和转换速率(slew rate)将测试信号用于被测器件(DUT)19。引脚数据选择器16将对应测试器引脚的模式数据和波形数据有选择地传送给引脚数据格式器17。换句话说，引脚数据格式器17的特点是设有多个与测试器引脚(测试通道)一一对应的数据格式器。同样，引脚驱动器/比较器18的特点也是设有大量与测试器引脚对应的驱动器和比较器。

引脚驱动器/比较器18自DUT 19收到由测试信号引发的的响应信号。在驱动器/比较器18中，模拟比较器参照预定的阈值电压，并按选通信号的时序，将响应信号转换为逻辑信号，由逻辑比较器将得到的逻辑信号与期望值数据进行比较。该逻辑比较的结果表示该DUT是合格或有故障。该结果数据存储在与该DUT 19地址对应的故障存储器15。存储在故障存储器15的测试结果被用于测试后的故障分析阶段。

在上述基于周期的测试系统中，所有测试器引脚(DUT引脚)都共享用于存储模式数据和时序数据的模式存储器14和时序存储器13中的相同存储区域。也就是说，每一测试器引脚都不能相互独立地进行操作。存储空间的这种共享要求从始至终所执行的测试程序用于所有测试器引脚。因此，基于周期的测试系统自然只需要一个测试结束指示，即一个测试结束(EOT)信号发生装置。

用这样一种常规的测试系统来测试目前复杂的半导体器件会产生一个问题，即如果被测器件含有两个或更多不同的功能块，测试时间就会增加。例如，一个单芯片系统(system-on-chip)(SOC)IC器件，其中设有多个用于执行预定所有功能的功能块或芯。一般的SOC器件为功能块(芯或模块)需要多重时钟频率，这些功能块构成该SOC器件。有时，这些时钟频率不共享任何公用谐波，因此往往互不同步。

图2所示为SOC器件的一个实例，它是一个典型的多媒体SOC。该SOC 19有好几个功能块或功能芯，包括PLL(锁相环路)22、TV编码器23、存储控制器24、显示控制器25、PCI模块26、RISC 27和活动图片专家组(MPEG)处理机28。在图2中，每个功能芯所表示的时钟频率互不同步。

在此实例中，由于每一功能芯都在不同的时钟频率下操作，因此必须分别对每一个功能芯进行测试。然而，在基于周期的测试系统中，由于测试信号和选通信号都是根据同一模式存储器和时序存储器的数据产生的，因此不可能产生互不同步的测试信号。换句话说，常规的基于周期的测试系统不可能同时以并行方式实施不同种类的测试。由于每一功能芯都必须以连续方式一个一个地进行测试，因此总测试时间就是所有功能芯测试时间的总和。

图3所示为对图2中SOC 19进行测试过程之一实例。如上所述，以连续方式，从测试开始t0到测试结束te，对每一功能芯逐个进行测试。测试系统对PCI块的测试从t0开始、到t1结束，然后对RISC块的测试从t1开始、到t2结束，依此类推。其结果是：当其中一个功能芯被测试时(图3中的实线)，其它所有模块都处于空闲状态(图3中的虚线)。因此，完成测试图2所示的SOC器件需要很长时间。

因此，本发明的目的是提供一种基于事件的半导体测试系统，它能同时以并行方式执行多个不同的测试。

本发明的另一目的是提供一种基于事件的半导体测试系统，该系统通过组合用于产生多重测试结束信号的装置，能同时以并行方式执行多个不同的测试。

本发明又一目的是提供一种基于事件的半导体测试系统，该系统能产生多重信号，每一信号表示引脚单元组中的测试结束，其中各个引脚单元组均实施相互独立的测试操作。

本发明是一个基于事件的测试系统，通过产生各种不同时序的事件，向被测电子器件(DUT)提供测试信号，并按照选通信号的时序来鉴定该DUT的输出，以测试被测器件(DUT)。该基于事件的测试系统可自由地构成多组测试器引脚或引脚单元，其中每一组均能独立于其它组而执行测试操作。每一组中测试的起始和结束定时都可以通过产生多重测试结束信号而单独产生。

在本发明中，事件测试系统含有多个被分配到被测半导体器件(DUT)引脚的引脚单元，用于对DUT进行测试，其中每个引脚单元的操作都是相互独立的，每个引脚单元都有一个用于存储事件时序数据的事件存储器，该数据用于产生施加于DUT对应引脚的测试信号；每一引脚单元还包括一个用于控制该引脚单元整体操作的事件控制器，它根据事件存储器的事件时序数据来产生测试信号，并鉴定该DUT的响应输出。

该基于事件的测试系统还包括用于产生测试结束信号装置，该信号指示相应引脚单元已执行的当前测试结束，其中测试结束信号是为每一引脚单元单独产生的，它与其它引脚单元无关；该测试系统还包括一个系统控制器，用于控制该基于事件测试系统中的整体运行，它与每一引脚单元中的事件控制器相联，并将包括事件时序数据的测试程序提供给每一引脚单元中的事件存储器。每一引脚单元的测试结束信号是根据系统控制器规定的条件选择的，所选择的测试结束信号被提供给该系统控制器和其它引脚单元。

根据本发明，该基于事件的半导体测试系统根据存储在事件存储器中的事件数据，能产生具有不同时序的测试信号事件，以对半导体器件进行鉴定。该基于事件的测试系统包含多个引脚单元，其中每一引脚单元都能为该DUT一个特定引脚产生测试信号，该系统还包括一种用于产生测试结束信号的装置，该测试结束信号相对于各个引脚单元而与其它引脚单元无关。

因此，该基于事件的测试系统能同时以并行方式执行多个不同的测试。而且，该基于事件的测试系统能自由地地将多个引脚单元分配到若干个引脚单元组，并产生多重信号，每一信号表示对应引脚单元组中的一个测试结束，其中各个引脚单元组都能相互独立地执行测试操作。因此，该基于事件的测试系统能同时以并行方式执行多个不同的测试。

以下结合附图详细说明本发明的优选实施例。

图1所示的方框示意图表示常规的基于周期的测试系统的基本结构；

图2所示的方框图表示一个被测半导体器件的实例，该器件是设有多个功能芯的单芯片系统(SOC)器件；

图3所示的时序图表示由图1之基于周期的测试系统对图2之单芯片系统(SOC)进行测试的过程；

图4所示的方框示意图表示本发明的基于事件的测试系统的一种基本结构，该结构能产生多重测试结束信号；

图5A—5E是一组时序图，图中表示该基于事件的测试系统中被产生事件与对应时序数据之间时序关系的一个实例；

图6所示的电路图表示本发明的事件测试系统中测试结束信号生成逻辑的电路结构实例；

图7是一实例的示意图，其中引脚单元的被分成8个引脚单元组，每一组包括32个引脚单元，并产生一个与其它各组无关的测试结束信号；

图8是一个时序图，表示由本发明之基于事件的测试系统测试图2所示的单芯片系统(SOC)器件的过程；

图9A是表示常规技术中基于周期的测试系统的存储器管理之示意图，图9B是表示本发明的基于事件的测试系统的存储器管理之示意图，并表现两者的不同之处。

图4表示本发明之基于事件的测试系统的基本结构。在该基于事件的测试系统中，每一测试器引脚都实施一种独立于其它引脚的测试操作，并产生一个与其它引脚互不相干的测试结束信号。在基于事件的测试系统中，所需的测试信号和选通信号直接以“每个引脚”为基础、根据事件存储器中的事件数据而产生。实际上，由于任何功能块，例如象单芯片系统(SOC)器件的功能芯，它们都是通过多个器件引脚来连接的，该事件测试系统的引脚单元(测试器引脚)被分成若干引脚单元组(测试器模块)。例如，该测试系统可包括8个引脚单元组，其中32个引脚单元(测试器引脚)或64个引脚单元被分配到一个引脚单元组。在本发明中，每一引脚单元组都执行相互独立的操作。当预定的测试结束或在被测器件(DUT)中测试出故障来时，每一引脚单元组产生一个测试结束(EOT)信号。

在基于事件的测试系统中，事件被定义为用于测试半导体器件之信号中任何逻辑状态的变化。例如，这些变化可以是测试信号的上升沿和下降沿，或者是选通信号的时序沿。事件的时序根据自基准时间点的时间长度来限定。一般来说，这种基准时间点是上述事件的时序。因此，这种事件的时序是用上述事件与当前事件之间的时差来表示的。另一种方式是，这一基准时间点是所有事件所共有的固定起始时间。

在基于事件的测试系统中，由于在各个和每一测试周期中，时序存储器(事件存储器)中的时序数据不需要包括与波形、向量、延迟等有关的复杂信息，因此，对时序数据的描述可以显著简化，测试信号和选通信号可直接由事件时序数据产生。由于这一简便性，每一测试器引脚(引脚单元)都可以相互独立地进行操作。

如上所述，在基于事件的测试系统中，一般来说，存储在事件存储器中的每一事件的时序(事件)数据是用当前事件与上一事件之间的时差表示的。由于相邻事件之间的这种时差(增量时间)很小，它与自固定起始点的时差(绝对时间)不同，因此存储器中数据的长度也可以很小，这样就减少了存储容量。

为了产生高分辨率的时序，事件之间的时间长度(延迟值)由基准时钟周期的整数倍数(整数部分，或事件计数)和基准时钟周期的几分之一(分数部分或事件游标)这两者的组合来限定。事件计数与事件游标之间的时序关系表示在图5A—5E的时序图中。在这一实例中，图5A中基准时钟的时钟周期为T。事件0、事件1和事件2的时序关系如图5C所示。

为了对以事件0为基准的事件1进行描述，在事件存储器中限定这两个事件之间的时差(延迟)ΔV₁。事件2的时序由自事件1的时差(延迟)ΔV₂来规定。同样，图5E中事件3的定时由自事件3的时差(延迟)ΔV₃来规定。在该事件测试系统中，事件存储器中的时序数据被读出并总计到所有前面的事件中，以产生当前事件最后的时序。

因此，在图5C给出的实例中，为产生事件1，采用图5B的时序关系，其中N₁T表示事件计数，它是基准时钟周期T的N₁倍，Δ₁T则表示事件游标，它是基准时钟周期T的几分之一。同样，要产生图5E中以事件0为基准的事件3，就要将前面所有事件的时序数据累加起来，以产生一个用N₃T＋Δ₃T表示的总时差，其中N₃T表示事件计数，它是基准时钟周期T的N₃倍，Δ₃T则表示事件游标，它是基准时钟周期T的几分之一。

再参看图4，基于事件的测试系统包括大量引脚单元31(测试器引脚或事件测试器)，每一引脚单元都能单独将测试信号提供给DUT对应的引脚，并鉴定DUT的响应输出。在图4的实例中，256个引脚单元31₁—31₂₅₆是基于事件的测试系统中所提供的。驱动器52和54从引脚单元31₁—31₂₅₆接收测试结束信号，并将这些信号发送给上述单元。主计算机30(系统控制器)通过系统总线33与所有引脚单元31相联，并控制该基于事件的测试系统的整体运行。

每一引脚单元31都包括一个事件存储器41、一个事件控制器43、一个事件定标器45、一个延迟控制器47以及一个引脚电子线路(PE)49。在每一个引脚单元31中，事件存储器41存储事件数据，该数据基本上由事件时序数据和事件类型数据组成。一般来说，事件时序数据限定两个相邻事件之间的时差。这种事件时序数据用于产生当前事件自图5B和5E所示的基准点的总延迟时间。事件类型数据用于限定如图5C和图5E所示的驱动事件和采样事件这样一些事件的类型。

事件控制器43是一个象微处理器那样的控制器，用于控制引脚单元31的整体操作。事件控制器43通过系统总线33从系统控制器(主计算机)30接收指令，将测试程序装入引脚单元31，并执行这些测试程序。事件控制器43将测试信号提供给被测器件的特定引脚，并对该器件的响应输出进行鉴定。事件控制器43通过对事件存储器41中的事件时序数据进行累加，来计算每一事件的总延迟。该事件控制器43还起着地址序列发生器的作用，把地址数据提供给引脚单元中的事件存储器41，该引脚单元与其它引脚单元相互独立。

如图5所示，由事件时序数据限定的两个相邻事件之间的时差，是由基准时钟周期的整数倍数和基准时钟周期的几分之一体现的。因此，在计算总延迟时间的过程中，当分数数据的总和超过基准时钟周期时，就要有进位运算。

事件定标器45用于为事件控制器43中的总延迟数据定标。事件定标器与一比例因子成比例地更改总延迟数据。延迟控制器47根据事件定标器45标定的总延迟时间，产生象驱动事件和采样事件这样的测试模式。测试模式通过引脚电子线路施加于DUT，该电子线路包括一个驱动器，用于将测试模式(驱动事件)传送到DUT，另外还包括一个比较器，用于根据采样事件的时序，对DUT的响应输出进行比较。

在同一测试系统中，每一引脚单元31的启动和停止都能够独立于其它引脚单元。例如，当在对应引脚测试出一个错误，或者当测试模式用完时，该引脚单元31便停止其测试操作。在本发明中，每一引脚单元31将这一测试结束(EOT)信号发送给其它引脚单元，并从其它引脚单元那里收到测试结束(EOT)信号。驱动器52和54缓冲进出该引脚单元的测试结束信号(EOT)。正如稍后参照图6所描述的那样，驱动器52和54包括用于根据特定条件选择测试结束信号的装置。

在本发明中，每一引脚单元31都会涉及到两种类型的测试结束信号，即测试结束输出(EOT-Out)信号和测试结束输入(EOT-In)信号。在图4中，每一引脚单元31中的事件控制器43产生一个EOT-Out信号，并收到一个EOT-In信号。例如，引脚单元用EOT-In信号来停止执行测试程序，EOT-Out信号则用作为系统中断，用于请求系统服务。

图6所示电路图的实例，用于由引脚单元31产生一个EOT-Out信号。事件控制器43产生基于各种条件的测试结束信号，其中包括在DUT对应引脚测试出的故障类型、用户规定的条件、测试结束程序等等。输出控制寄存器58用于从事件控制器43中选择一种或多种类型的测试结束信号。系统控制器30的系统程序用于控制输出控制寄存器58的内容。

与门55₁-55₈分别连接到事件控制器43的输出端和寄存器58，这样，只有所选择的测试结束信号才能在驱动器57₁-57₈的输出端产生。驱动器57₁-57₈的输出端是以“线或(wired OR)”形式连接的。尽管没有说明，但提供给事件控制器43的测试结束输入(EOT-In)信号，是由与上述结构相类似的结构产生的。可以用象输出控制寄存器58这样的输入控制寄存器来产生选择信号，以选择准备传送到事件控制器43的EOT-In信号的类型。

由于被测试的半导体器件有大量的I/O引脚，例如32个引脚或更多，因此引脚单元31被分成若干引脚单元组(测试器模块)。在一个实例中，本发明的测试系统有8个不同的引脚单元组，它们可相互独立地操作。因此，在图4的实例中设有256个引脚单元31₁-31₂₅₆，每一引脚单元组(测试器模块)有32个引脚单元，其中同一测试结束信号分配到同一组的32个引脚单元。

这种结构在图7中示出，其中8个测试结束输出(EOT-Out)信号和8个测试结束输入(EOT-In)信号分别分配到8个引脚单元组。在这个例子中，EOT-In线1和EOT-Out线1分配到具有引脚单元31₁-31₃₂的第一引脚单元组；EOT-In线2和EOT-Out线2分配到具有引脚单元31₃₃-31₆₄的第二引脚单元组。按照这一方式，EOT-In线1-8和EOT-Out线1-8分别分配到引脚单元31₁-31₂₅₆。为简便起见，图7只示出160个引脚单元。

如以上根据图4之所述，每一引脚单元31，比如在事件控制器43中，都含有产生测试结束信号的逻辑。测试结束信号可根据各种条件产生，这些条件由系统软件通过输出控制寄存器58(见图6)进行控制。所选择的测试结束信号为如图6所示的开式流出(open-drain)(线或)。8个这种开式流出的测试结束输出端连接到EOT-Out线1-8中的一个。同样，8个开式流出的测试结束输入端也连接到EOT-In线1-8中的一个。

如上所述，EOT信号的功能包括：请求同一引脚单元组(测试器模块)的所有引脚单元停止执行测试程序、请求系统服务、以及请求停止当前测试并转入下一个测试。因此，8个测试器模块(引脚单元组)能够同时以并行方式对被测器件实施8种不同的测试。

图8给出一个实例，它说明在对如图2所示的单芯片系统(SOC)IC进行测试时，本发明所描述的事件测试系统中测试时间的分配情况。图8显示了与图3所示常规实例相比的器件测试时间之改进。在这一实例中，事件测试系统将第一引脚单元组(引脚单元31₁—31₃₂)和EOT线1分配到被测器件(DUT)的PCI芯，将第二引脚单元组(引脚单元31₃₃—31₆₄)和EOT线2分配到DUT的RISC芯，依此类推。

因此，PCI、RISC、存储器控制器、编码器和显示器芯分别由引脚单元组(测试器模块)1—5进行测试，而EOT线1—5则分别被分配到引脚单元组1—5。在对每一功能芯的测试结束时，要求EOT输出信号通知系统控制器30请求服务。在EOT信号检测时，测试系统控制器30将装入下一个事件测试程序，并在不中断其它引脚单元组执行其各自事件测试程序的情况下，开始执行该功能芯的下一个测试程序。

在图8中，假设用A、B和C三个测试程序来对被测试的SOC进行鉴定。在对相应功能芯测试过程中执行测试程序A时，每次检测EOT信号，测试系统都装入下一个测试程序B。此外，在对相应功能芯测试过程中执行测试程序B时，每次检测EOT信号，该测试系统都装入下一个测试程序C。由于每一个测试程序的执行可以是每一功能芯，并独立于其它芯，因此可以进行完全的并行测试，因而总的测试时间就大大减少了。

图9A和9B显示出两个系统在存储器管理结构方面的不同之处，即常规的基于周期的测试系统与本发明的基于事件的测试系统。对于常规的测试系统，单地址序列发生器控制一个用于产生测试模式的模式存储器和一个用于存储故障信息的故障存储器。

因此，如图9A所示，例如在故障分析过程中，故障存储器是按顺序进行存取的，完成对所有功能芯的故障分析需要很长的分析时间。而对本发明描述的事件测试系统来说，每一引脚单元都有自己独立的故障存储器和自己的存储器地址序列发生器。因此，有可能以并行方式在故障存储器中存储故障信息，并以并行方式在故障分析阶段读出故障信息，从而大大减少了故障分析时间。

本发明的另一个特点是器件测试模式的产生简单。当采用传统的基于周期的测试系统时，生成单个测试模式并不可取，因为这样做会增加器件的测试时间。要开发一种测试模式功能块，以便以并行方式将器件(DUT)作为复合功能块进行测试，所需设计量很大，而实际上在某些功能块上仍然不可能没有空闲时间。由于在本发明的基于事件的测试系统中，实现了多重测试结束，设计者能够专心致力于单个功能块的测试覆盖。用于每一功能块的测试模式被看作为单个的事件测试程序。这样在同一测试时间内，使得对于DUT每一功能块的测试覆盖更多。

本发明的又一个特点是，它旨在构成一个完全的可扩展结构。本发明的测试系统的结构是具有伸缩性的(能够改变尺寸和结构)，因为对于每一测试结束信号的控制逻辑都是相同的。每一测试结束信号组(引脚单元组)所包含的引脚单元可以从至少两个到多达整个系统的所有引脚单元。这种结构方式使未来的测试系统设计能得到扩展，以便处理引脚数量很大的VLSI(超大规模集成)器件。

根据本发明，该基于事件的半导体测试系统能够根据存储于事件存储器中的事件数据，产生具有不同时序的测试信号的事件，以鉴定半导体器件。该基于事件的测试系统包含多个引脚单元，其中每一引脚单元能为DUT的一个特定引脚产生测试信号，该系统还包括用于产生测试结束信号的装置，产生的信号相对于每一引脚单元，而独立于其它引脚单元。

因此，该基于事件的测试系统能同时以并行方式执行多个不同的测试。此外，该基于事件的测试系统还能自由地将多个引脚单元指定为若干引脚单元组，并产生多重信号，每一信号表示一对应引脚单元组中测试的结束，其中每一引脚单元组都能进行相互独立的测试操作。因此，该基于事件的测试系统能同时以并行方式执行多个不同的测试。

尽管这里只对优选的实施例作了具体的说明和描述，可以理解的是，根据以上所述和在附加权利要求的范围内、不违背本发明的精神和预定范围，本发明有可能作出很多修改和变化。