互补型金氧半场效应晶体管的制造方法

摘要

一种利用双侧壁子以及大角离子布植的互补型金氧半场效应晶体管的制造方法，其可在一硅基板上形成N通道和P通道场效应晶体管，其步骤如下：a、提供一具有P型井区、N型井区及数个栅极的硅基板；b、以栅极为光罩形成一N型离子植入区；C、形成第一侧壁子；d、形成第二N型离子植入区；e、形成第二侧壁子；f、形成第三N型离子植入区；g、形成第一、二P型离子植入区；h、在场氧化层及晶体管上沉积绝缘层；i、蚀刻部分绝缘层，形成接触窗。

说明书

本发明有关于一种利用双侧壁子(DoubleSpacer)以及大角度离子布值或厚侧壁子以及大角度离子布值的互补型金氧半场效应晶体管的制造方法，其特点是可以减少制造过程中光罩使用次数。

在半导体领域中，由于元件结构日益趋向小型化，因此精细制程方法不断改进与发展。

当元件尺寸不断缩小，则栅极长度随之缩减，自然通道(channel)长度也不断缩减，当通道长度在次微米以下时，即产生所谓短通道效应(ShortChannel Effect)，其中以在短通道效应中所引起的N通道MOS晶体管中的热载子效应(Hot Carrier Effect)和通道MOS晶体管中的穿透效应(PunchthronghEffect)最值得注意，热载子的产生是由于元件尺寸缩减，若电源仍然保持定值则元件的横向电场会大量增加并且集中在漏极附近以至于热载子产生，另外，由于元件中横向电场会使得N通道中的电子获得较大能量，以产生电子电洞对，其中部分热载子受电场影响而注入栅极氧化层，因此改变元件临限电压Vt，另外饱合电流(saturation current)、转移电导(Transconductance)、载子移动率(Carrier Mobility)均受影响而减少或降低，一般传统技术是以淡掺杂漏极(Light Doped Drain)方式，来改善N通道MOS晶体管中的热载子效应，对PMOS而言，当通道长度小于0.6μm时穿透效应就非常严重，此外由于热载子效应也会使得P通道元件临限电压Vt(Threshold Voltage)改变(使得Vt|减少)，而产生生漏电流，为减少透穿透效应，改善漏电流现象，传统方法除采用淡掺杂漏极结构，另外有效穿透阻止(Effect Punchthrough Stopper，EPS)结构(或称Pocket)，可有效改善漏电流现象。

以下对具有N通道和P通道的传统LDD MOS晶体管的制造方法作一说明：

(1)提供一P型硅基板1，形成场氧化体2，P型井区3，N型井区4及长成一栅极氧化层5(Gate Oxide)其厚度为1000，(见图1A)。

(2)以低压化学气相沉积法形成第一多晶硅层6并掺入杂质，然后再形成二氧化硅层7，然后再应用一光罩界定栅极，(见图1B)；

(3)应用光罩8，以磷离子进行N^-型LDD的离子植入9，离子剂量为3E13cm^-2，离子能量30KeV，以形成N^-型LDD杂质植入区10(见图1C)；

(4)应用光罩11，以能量为30KeV，浓度为1E13cm^-2的BF₂离子12，进行P^-型LDD杂质植入，形成植入区13(见图1D)；

(5)沉积介电层后，进行单向性的回蚀刻，以在栅极图案的二侧形成侧壁子14，其厚度大约为400-1000(见图1E)；

(6)应用光罩15，以能量为40kev，浓度为4E15cm^-2的砷离子16进行第一N⁺型杂质植入，形成植入区17(见图1F)；

(7)应用光罩18，以能量为50Kev，浓度为4E15cm^-2的BF219进行第一P⁺型杂质植入，形成植入区20(见图1G)；

(8)在场氧化层与元件区域上，以化学气相沉积法(CVD)形成一没有掺杂其它离子的二氧化硅层，称之为NSG(Neutral SilicateGlass)绝缘层21，在绝缘层21上再以CVD法沉积一含有硼磷杂质的二氧化硅(SiO₂)，形成硼磷硅酸盐玻璃层(BPSG；Boronphosphosilicate Glass)22(见图1H)；

(9)应用光罩23，以传统光罩蚀刻技术，制定出图1I的接触窗图案。

(10)应用光罩24，以能量50KeV，浓度4E15cm^-2的BF₂25进行第二P⁺型杂质植入，形成P型接触窗区的离子植入区26(见图1J)；

(11)应用光罩27，以能量40kev，浓度4E15cm^-2的砷28进行第二N⁺型杂质植入，形成N型接触窗区的离子植入区29(见图1K)；

由于图1A到图1K，我们已完成P通道和N通道淡掺杂漏极(LDD)MOS晶体管，是经由七次光罩才完成LDD结构。

由于光罩应用的增加不仅增加制造的复杂性、成本及时间，另外还会由于额外的光罩应用下，引进其它制造区的变化(例如：不必要的微粒子)，增加了其产品特性的不稳定。因此减少光罩的使用次数是一非常重要的课题；此外，上述传统制造过程不容易使元件电场分布最佳化，热载子效应仍然相当严重。

因此，本发明的主要目的，在于提供一种利用双侧壁子及大角度离子布植的互补型金氧半场效应晶体管(CMOSFET)的制造方法，该方法可以利用在短通道元件(Short Channel Device)，利用双侧壁子技术，适当的选择条件时，可以使得形成源极(Surce)和漏极(Drain)的LDD结构条件相互独立，相互作用最小，以得到极好的晶体管特性，进一步，再利用大角度离子布植技术可形成双侧壁子LDD结构，可有利减少光罩使用次数，可以降低制造的复杂性、成本及时间，另外，不会由于额外之光罩应用下，引进其制造变数，可有效降低产品特性的不稳定性，因此，使用双侧壁子及大角度离子布值的CMOSFET制造方法，可有效降低元件的热载子效应和穿透效应，以得到较好的晶体管特性，并且减少使用光罩数，可使得制造过程大为简化。

本发明的另一目的在于提供一种利用大角度离子布植及厚侧壁子制程的互补型金氧半场效应晶体管的制造方法，以该制造方法减少使用的光罩数目，使得制造过程大为简化、并且降低制程的复杂性，可有效缩短交货时间及降低成本。

本发明目的之三在于提供一种可降低热载子效应及穿透效应的互补型金氧半场效应晶体管的制造方法，利用在短通道元件(Short Channel Device)，可有效降低热载子效应和穿透效应。

本发明第一个实施例制造方法，其步骤如下：(a)提供一P型硅基板，其上形成场氧化层，P型井区，N型井区及长成一栅极氧化层，厚度约为1000A；(b)以化学气相沉积法(Chemical Vapor Deposition；LPCVD)形成第一多晶硅层并掺入杂质，再形成二氧化硅层在其上，并界定多晶硅栅极；(c)以该多晶硅栅极为光罩，对该硅基板全面进行N^-型离子植入；(d)形成第一侧壁子；(e)应用第一次光罩，遮住欲形成该P通道场效应晶体管的区域，进行第一N⁺型离子植入，以形成第二N型离子植入区；(f)形成第二侧壁子；(g)应用第二次光罩，遮住欲形成该P通道场效应晶体管的区域，进行第二N⁺型离子植入，形成第三N型离子植入区；(h)应用第三次光罩，遮住欲形成该N通道的场效应晶体管的区域，进行P^-型离子大角度植入以形成第一P型离子植入区，再进行P⁺型离子小角度植入，形成第二P型离子植入区；(i)在场氧化层与元件区域上形成不掺杂任何杂质的二氧化硅(NSG；Neutral Silicate Glass)绝缘层且在其上以化学气相沉积法(CVD)沉积一含有硼磷杂质的二氧化硅(SiO₂)绝缘层，形成硼磷硅酸盐玻璃(BPSG；Boronphosphosilicate Glass)层，有流整作用；(j)应用第四次光罩再对其蚀刻，以形成接触窗口，即完成LDD结构。

本发明第二个实施例的制造方法，其步骤如下：(a)提供一P型硅基板，其上形成场氧化层，P型井区，N型井区及长成一栅极氧化层，厚度约为1000A；(b)以化学气相沉积法形成第一多晶硅层并掺入杂质，再形成二氧化硅层在其上，并界定多晶硅栅极；(c)形成第一侧壁子；(d)应用第一光罩，遮住欲形成该P通道场效应晶体管区域，进行N^-型离子大角度植入，再进行第一N⁺型离子植入，以形成N型离子植入区；(e)形成第二侧壁子；(f)应用第二光罩，遮住欲形成该P通道场效应晶体管区域，进行第二N⁺型离子小角度植入，形成N型离子植入区；(g)应用第三光罩，遮住欲形成该N通道场效应晶体管区域，进行P^-型离子LDD大角度植入，再进行第一P⁺型离子植入，以形成P型离子植入区；(h)在场氧化层与元件区域上形成不掺杂的二氧化硅(NSG；NeutralSilicate Glall)绝缘层且在其上以化学气相沉积法沉积一含有硼磷杂质的SiO₂，形成硼磷硅酸盐玻璃层；(i)应用第四次光罩再对其蚀刻形成接触窗，即完成IDD结构。

本发明第三个实施例的互补型金氧半场效应晶体管的制造方法，其步骤如下：(a)提供-P型硅基板，其上形成场氧化体，P型井区，N型井区及长成一栅极氧化层，厚度约为1000；(b)以低压化学气相沉积法形成第一多晶硅层并掺入杂质，再形成二氧化硅层在其上，并界定多晶硅栅极；(c)以该多晶硅栅极为光罩，对该硅基板全面进行第一次大角度N^-型离子植入；(d)形成侧壁子；(e)应用第一光罩，遮住欲形成该P通道场效应晶体管区域，进行第一N⁺型离子大角度值入，再进行第二N⁺型离子植入，以形成第二N型离子植入区；(f)应用第二光罩，遮住欲形成该N通道场效应晶体管区域，进行P^-型离子大角度植入，再进行第一P⁺型离子植入，以形成P型离子植入区；(g)在场氧化层与元件区域上形成无掺杂的二氧化硅绝缘层且在其上以化学气相沉积法法沉积一含有硼磷杂质的SiO₂，形成硼磷硅酸盐玻璃层；(h)应用第三次光罩再对其蚀刻，即完成LDD结构。

结合实施例及附图对本发明的制造方法说明如下：

附图简要说明：

图1A到图1K为传统淡杂漏极结构互补型金氧半场效应晶体管的制造过程示意图；

图2A到图2J为本发明第一实施例的制造过程示意图。

图3A到图31为本发明第二实施例的制造过程示意图。

图4A到图4H为本发明第三实施例的制造过程示意图。

首先参照图2A，如同传统制程，首先提供一P型硅基板151，应用传统隔离技术形成场氧化层152，P型井区153，N型井区154，然后长成一层栅极氧化层155其厚度约1000。

请参照图2B，先沉积一栅极多晶硅层，然后再在其上形成二氧化硅层，以传统光罩蚀刻技术界定多晶硅栅极156。

然后对整个基板151上N通道MOS晶体管和P通道MOS晶体管，进行N^-离子小角度植入158，形成第一N型(淡掺杂漏极LDD)；离子植入区159，其植入角偏离垂直基板方向0度至7度之间，所使用的值入物种为浓度5E12-5E13cm^-2，能量为30-80KeV的磷离子，请参照如图2C所示。

在完成N^-离子布植后，再形成一层CVD-SiO₂层，然后运用非等向性蚀刻(anisotropic etching)技术蚀刻CVD-SiO₂层而形成第一侧壁子160，其厚度为400埃()至1000埃()左右，请参照如图2D所示。

请参照图2E，应用第一次光罩161，遮住欲形成P通道MOS晶体管部分，进行第一N⁺离子小角度值入162，其植入角偏离垂直基板方向0度至7度之间，形成第二N型离子(源极/漏极)植入区163，其植入物种为能量60至90KeV，浓度为1E15至5E15cm^-2的砷。

请参照图2F，以传统方式形成一层CVD绝缘层，然后运用非等向性蚀刻(anisotropic etching)技术蚀刻CVD绝缘层，而形成第二侧壁子164，其侧壁子宽度约800至2000。

请参照图2G，应用第二次光罩165，遮住欲形成P通道的MOS晶体管部分，进行第二N⁺型离子小角度植入166，其植入角偏离垂直基板方向0度至7度之间，形成第三N型(N型接触窗)离子植入区167，其植入物种为能量30至80KeV，浓度为3E15至6E15cm^-2的磷。

请参照图2H，应用第四光罩168，遮住欲形成N通道的MOS晶体管部分，进行P^-型离子大角度植入169，其植入角偏离垂直基板方向20度至70度之间，形成第一P型离子植入区159，其植入物种为能量为30至120KeV，浓度为1E13至3E13cm^-2的二氟化硼(BF₂)；不去掉光罩，继续进行P⁺型离子小角度植入170，其植入角偏离垂直基板方向0度至7度之间，形成第二P型离子植入区171，其植入物种能量为30至60KeV，浓度为2E15至6E15cm^-2的二氟化硼(BF₂)，其中，P^-型与P⁺型离子植入先后次序可交换。

请参照图21，在氧化层与元件区域上以化学气相沉积法形成一没有掺杂其它离子的二氧化硅绝缘层172，其上再以CVD法沉积一具有流整作用的的硼磷硅酸盐玻璃173(BPSG)；其中NSG层可以有效阻挡其BPSG层中的硼、磷离子扩散到基板，以避免其CMOS性能受影响。    

请参照图2J，应用第四次光罩，以传统光罩蚀刻技术，制定出图2J的接触窗图案。

请参照图3A，如同传统制造方法，首先我们提供一P型硅基板251，应用传统隔离技术形成场氧化层252，P型井区253，N型井区254，然后长成一层栅极氧化层255其厚度约1000埃。

请参照图3B，先沉积一栅极多晶硅层，然后在其上形成二氧化硅层，以传统光罩蚀刻技术界定多晶硅栅极256。

然后，再形成一层CVD-SiO₂层，然后运用非等向性蚀刻(anisotropic etching)技术蚀刻CVD-SiO₂层而形成第一侧壁子257，其厚度为400埃至1000埃左右，请参照图3C所示。

请参照图3D，应用第一次光罩258遮住基板251上形成P通道MOS晶体管部分，进行N^-型离子大角度259植入，植入角偏离垂直基板方向20度至70度之间，所使用的植入物种浓度为5E12-5E13cm^-2，能量为30-80KeV的磷离子，以形成第一N型(淡掺杂漏极)离子植入区260，之后再进行第一N⁺型离子261小角度植入，其小角度意指其植入角偏离垂直基板方向0度至7度之间，所使用的植入物种浓度为1E15-5E15cm^-2，能量为60-90KeV的砷离子，以形成第二N型离子(源极/漏极)离子植入区262，其中N^-型离子与第-N⁺型离子植入先后次序可交换。

请参照图3E，以传统方式形成一层CVD绝缘层，然后运用非等向性蚀刻技术蚀刻CVD绝缘层，而形成第二侧壁子263，其侧壁子宽度约800至2000。

请参照图3F，应用第二光罩265，遮住欲形成P通道的MOS晶体管部分，进行第二N⁺型离子小角度植入264，其植入角偏离垂直基板方向0度至7度之间，形成第三N型(N型接触窗)离子植入区266，其植入物种能量为30至80KeV，浓度为3E15至6E15cm^-2的磷。

请参照图3G，应用第三次光罩267遮住基板251上欲形成N通道MOS晶体管部分，进行P^-型离子大角度268植入，其植入角偏离垂直基板方向20度至70度之间，使用的植入物种浓度为1E13-3E13cm^-2，能量为30-120KeV的二氟化硼(BF₂)离子，以形成第一P型离子植入区288，之后进行P⁺型离子269小角度植入，其植入角度偏离垂直基板方向0度至7度之间，所使用的植入物种为浓度2E15-6E15cm^-2，能量为30-60KeV的BF₂离子，形成第二P型离子植入区270，其中P^-型离子及P⁺型离子植入先后次序可交换。

请参照图3H，在场氧化层与元件区域以化学气相沉积法形成一没有掺杂任何离子的二氧化硅(NSG)绝缘层271，其上再以CVD法沉积一具有流动作用的硼磷硅酸盐玻璃层272(BPSG)；其中NSG层可以有效阻挡其BPSG层中的硼、磷离子扩散到基板，以避免其CMOS电性能受影响。

请参照图3I，应用第四次光罩，以传统光罩蚀刻技术，制定出图3H的接触窗图案。

请参照图4A，如同传统制造方法，首先我们提供一P型硅基板351，应用传统隔离技术形成场氧化层352，P型井区353，N型井区354，然后成长一栅极氧化层355。

请参照图4B，沉积一层栅极多晶硅层，然后再其上形成二氧化硅层，以传统光罩蚀刻技术界定多晶硅栅极356a、356b。

然后对整个基板351上N通道MOS晶体管和P通道MOS晶体管，进行N^-离子大角度植入358，而形成N^-型淡掺杂漏极离子植入区359a、359b，其植入角偏离垂直基板方向20度至70度之间，所使用的植入物种浓度为E12-5E13cm^-2，能量为30-80KeV的磷离子，请参照如图4C所示。

在完成N^-离子布植后，再形成一层CVD-SiO₂层而形成侧壁子360a、360b，其厚度为2000埃至4000左右，较传统侧壁子厚度厚，请参照如图4D所示。

请参照图4E，应用第一次光罩361遮住基板351上形成P通道MOS晶体管部分，进行第一N⁺型离子大角度362植入，所使用的植入物种浓度为1E15-5E15cm^-2，能量为60-90KeV的砷离子，以形成源极/漏极离子植入区380，之后再进行第二N⁺离子363小角度植入，其小角度意指其植入角偏离垂直基板方向0度至7度之间，所使用的植入物种浓度为3E15-6E15cm^-2，能量为30-80KeV的磷离子，以形成N型离子接触窗区的离子植入区364。

请参照图4F，应用第二次光罩365遮住基板351上欲形成N通道MOS晶体管部分，进行P^-型离子大角度366植入，使用的植入物种浓度为1E13-3E13cm^-2，能量为30-120KeV的二氟化硼(BF₂)离子，以形成P型离子植入区388，之后进行第一P⁺型离子367小角度植入，所使用的植入物种为浓度2E15-6E15cm^-2，能量为30-60KeV的BF₂离子，形成P型离子接触窗区的离子植入区368。

请参照图4G，在场氧化层与元件区域以化学气相沉积法形成一没有掺杂离子的二氧化硅(NSG)；绝缘层369，其上再以CVD法沉积一具有流动作用的硼磷硅酸盐玻璃层370(BPSG)；其中，NSG层可以有效阻挡其BPSG层中的硼、磷离子扩散到基板，以避免其CMOS性能的影响。

请参照图4H，应用第三次光罩，以传统光罩蚀刻技术，制定出图4H的接触窗图案。

相对于习用技术，本发明具有以下效果：

(1)根据习用技术，至少需要用到七道光罩才能完成质量好，具LDD结构及接触窗离子植入区的CMOS元件，然而，根据本发明第一和第二个实施例，均由于应用了大角度离子植入及双侧壁子制程，仅需要四道光罩即可完成质量同样良好的CMOS元件；另外，根据本发明第三个实施例，由于应用了大角度离子植入及厚侧壁子方法，仅需要三道光罩即可完成质量同样良好的CMOS元件；光罩步骤减少，可减少制造的成本；

(2)由于减少光罩的使用，所以制造时间(work-in-process time)大大减少；

(3)光罩使用的减少，可以减少因标准制程所引入的微粒，整个晶圆的缺陷也会大为减少，这将使产品特性较为稳定；

(4)依据本发明所得到的元件，其源极/漏极的浓度极易达到最佳化而得到优良的电场分布，使得热载予效应大为改进。