与总线位数相匹配的存贮器直接存取结构

摘要

一种与总线位数相匹配的存贮器直接存取结构，用于电脑系统，经总线与微处理单元、存贮器装置和输入输出装置相连，是以具有第一位数的一存贮器直接存取控制器，依据一数据的基本地址及基本计数，接受请求信号，产生命令信号，使数据经具有第二位数的总线直接传输于存贮器装置与输入/输出装置之间，其中第一位数相当于第二位数，本结构能以双字地址对准能力大幅提高传输效能，并以最少寄存器规划次数加速存贮器直接存取动作。

说明书

本发明有关于微电脑(microcomputer)系统的存贮器直接存贮结构，特别是有关于一种与总线位数相匹配的存贮器直接存取(DMA，Direct Memory Access)结构。

在微电脑系统中，存贮器直接存取(DMA)是一重要结构。它是于瞬间接管原为微处理器(microprocessor)所控制的数据与地址总线，从而使外围设备，如磁盘机等输入/输出装置，能够经总线直接与存贮器装置进行数据交换传输，提高数据流通效率。

请参照图1，它是描绘DMA结构于一微电脑系统中的方块示意图。当控制信号线8使微处理器单元(microprocessor unit)1交出总线6、7的控制权，DMA即开始进行。此时由DMA控制单元(DMA controlunit)3控制操作：它一方面接受请求信号(request)，仲裁安排适当的数据传输通道(channel)，一方面产生关于待传数据在存贮器装置2内的地址及位组(bytes)数等相关信息，藉以经由总线6、7，直接在存贮器装置2和输入/输出装置5之间进行数据传输。

然而传统的DMA结构，是利用一较低位数，a位的DMA控制器，加上一个b位的页面寄存器(page registor)，共同构成一较大位数的所谓n位DMA控制单元，其中n＝a＋b。

在一486个人电脑系统中，依照上述DMA结构，为了提供32位的DMA，必须先执行下列动作：

1.规划a位的基本地址(base address)寄存器；

2.规划b位的页面地址(page address)寄存器；

3.规划a位的基本计数(base count)寄存器；

4.规划控制寄存器；

5.清除屏蔽(mask)寄存器；以及

6.发出DMA请求(request)。

其中，步骤1、2是作为构成n位的基本地址，以决定数据开始传输的地址；步骤3是决定有多少位组的数据待传输，步骤4是决定其控制模式，步骤5、6是启动DMA动作。

依照上述DMA结构，因其地址寄存器仅8位，32位的DMA共须规划6次寄存器，包括2次基本地址寄存器、2次页面寄存器及2次基本计数寄存器。同时，当其处理数据地址模式时，受限于页面寄存器，只能提供8位和16位两种，不能与总线的位数相匹配，以致无法处理双字(double word)的地址对准(alignment)。

随着微处理器处理数据的能力逐步加大，其具有的数据运算位数不断提高，加之现今多媒体系统所赖以运作的大量数据交换环境需求殷切，均使上述已知DMA结构渐露窘状。其复杂的规划寄存器、缺乏灵活性的地址模式以及有限度的地址对准功能皆无法满足需求。

本发明的主要目的是提出一种与总线位数相匹配的存贮器直接存取结构，能够提高基本地址寄存器位数，减少寄存器规划的次数，提高效率。

本发明的另一目的是提出一种与总线位数相匹配的存贮器直接存取结构，能够增加地址模式，能处理较高位数地址的对准，强化功能。

本发明是一种与总线位数相匹配的存贮器直接存取结构，本发明的第一种技术方案以具有第一位数的一存贮器直接存取控制器，依据一数据的基本地址及基本计数，接受请求信号，产生命令信号，使数据经由具有第二位数的总线直接传输于存贮器装置与输入/输出装置之间。其中，第一位数相当于第二位数。上述存贮器直接存取结构能以双字地址对准能力大幅提高传输效能，并以最少的寄存器规划次数加速存贮器直接存取动作。其包括：

一基本地址寄存器，具有所述第一位数，耦合总线以贮存数据的基本地址；

一基本计数存贮器，具有所述第一位数，耦合总线以贮存数据的基本计数；

一存贮器直接存取控制器，具有所述第一位数，藉所述基本地址寄存器提供的数据的基本地址与所述基本计数寄存器提供的数据的基本计数，配合输入/输出装置和存贮器装置的请求与命令信号，执行存贮器直接存取控制动作。

本发明的第二种技术方案包括一第一对准控制器、一第二对准控制器、一第一多路选择器、一第二多路选择器、一基本地址寄存器、一基本计数寄存器、一存贮器直接存取控制器，以具有第一位数的所述寄存器直接存取控制器，分别依据一从总线采集经所述第一或第二对准控制器进入所述第一或第二多路选择器的第一类数据的位组数、地址、页面值及一由总线采集直接进入所述第一或第二多路选择器的第二类数据的基本地址、基本计数，并接受请求信号，产生命令信号，使输入/输出装置能经由具有所述第二位数的总线直接与存贮器装置进行数据交换，所述第二位数是与所述第一位数相当；其中，所述存贮器直接存取控制结构包括：

一第一对准控制器，耦合总线，用以取得所述第一类数据的地址及页面值，排序对准而形成基本地址；

一第二对准控制器，耦合总线，用以取得所述第一类数据的位组数及页面值，排序对准而形成基本计数；

一第一多路选择器，具有二选择输入端，分别耦合总线而取得所述第二类数据的基本地址，以及耦合所述第一对准控制器而取得所述第一类数据的基本地址，并且接受一启动信号控制，提供所述第一类数据的基本地址或所述第二类数据的基本地址中之一输出；

一第二多路选择器，具有二选择输入端，分别耦合总线而取得所述第二类数据的基本计数，以及耦合所述第二对准控制器而取得所述第一类数据的基本计数，并且接受一启动信号控制，提供所述第一类数据的基本计数或所述第二类数据的基本计数其中之一输出；

一基本地址寄存器，具有所述第一位数，耦合所述第一多路选择器，用以贮存基本地址；

一基本计数寄存器，具有所述第一位数，耦合所述第二多路选择器，用以贮存基本计数；以及

一存贮器直接存取控制器，具有所述第一位数，耦合所述基本地址寄存器与所述基本计数寄存器，读取基本地址与基本计数，并依基本地址与基本计数，配合输入/输出装置和存贮器装置之请求与命令信号，执行存贮器直接存取控制动作；所述存贮器直接存取控制器并产生启动信号以控制所述第一对准控制器、所述第二对准控制器、所述第一多路选择器、及所述第二多路选择器，以于

(1)传送所述第一类数据时，启动所述第一对准控制器和所述第二对准控制器的动作，关闭所述第一多路选择器与所述第二多路选择器耦合至总线的通路，使所述第一类数据的基本地址和基本计数传至所述基本地址寄存器与所述基本计数寄存器；以及

(2)传送所述第二类数据时，停止所述第一对准控制器和所述第二对准控制器的动作，关闭所述第一多路选择器耦合所述第一对准控制器的通路，关闭所述第二多路选择器耦合所述第二对准控制器的通路，以使所述第二类数据的基本地址及基本计数能得直接由总线传至寄存器。

为进一步说明本发明的目的和特点，本文特举一较佳实施例，并配合附图，作详细说明如下：

附图简要说明：

图1为表示存贮器直接存取控制结构位于一微电脑系统中的方块示意图；

图2是本发明一较佳实施例的方块示意图；

图3是图2中存贮器直接存取控制器内部方块示意图；

图4是图2中对准控制器内部方块示意图。

首先，参照图2，本发明的存贮器直接存取结构，是由具有第一位数的DMA控制结构3，与具有第二位数的总线6、7连接，以提供存贮器装置与输入/输出装置直接交换数据，其中第一位数是相当于第二位数。

在上述DMA控制单元3中包括：

第一对准控制器15，从总线6、7取得数据的地址和页面值，利用一寄存器序列组，将之排序对准以成为基本地址，于稍后输出。

第二对准控制器16，其亦从总线6、7取得数据的位组数和页面值，以形成基本计数，其运作方式将在下文更进一步描述。

第一多路选择器13有两个选择输入端，分别接至总线6、7和前述第一对准控制器。当系统以熟知的页面寄存器模式传送DMA信息时，此多路选择器即通过前级的第一对准控制器15取得基本地址，否则，就直接从总线6、7取得基本地址。第二多路选择器14亦如第一多路选择器13的操作，用以取得基本计数。请注意，前述第一对准控制器15、第二对准控制器16、第一多路选择器13、以及第二多路选择器的设置，均是为了与熟知系统兼容。

基本地址寄存器11具有第一位数，接受第一多路选择器13提供的基本地址并将之贮存，它是数据开始传输的地址。

基本计数寄存器12具有第一位数，接受第二多路选择器14提供的基本计数而予以贮存，它是数据待传的位组数。

以及存贮器直接存取控制器10，具有第一位数，根据基本地址寄存器11做基本地址数据存取动作，根据基本计数寄存器12做基本计数数据存取动作，配合存贮器装置及输入/输出装置的请求而执行控制DMA的动作。

为了更清楚存贮器直接存取控制器的动作，请参阅图3，它是由若干模式(mode)寄存器22、一个仲裁器24、一个控制器26及一个地址产生器28组成。模式寄存器22与前述基本地址寄存器11、基本计数寄存器12交换数据，产生各种控制模式，如地址模式及其它相关的读/写动作等，藉以规划DMA动作模式。仲裁器24则依前述模式，仲裁DMA的服务请求(service request)20，决定优先权(priority)，以维持数据传输通道的秩序。控制器26则发出控制信号以控制输入/输出装置4及存贮器装置2，使完成其各自必需的动作，另以一启动信号控制前述第一对准控制器、第二对准控制器、第一多路选择器以及第二多路选择器，以决定依本发明的数据地址模式进行DMA动作，还是与熟知DMA结构兼容运作。而地址产生器28是依地址控制模式产生所需存贮器装置的读取位置以备读取及传输数据。

上述存贮器直接存取控制器还必须由地址产生器28控制第一条及最后一条数据的传输位组数，以使每次传输的地址均得位于2^m边缘位置，其中m为自然数，且2^m小于等于第一位数，藉以满足地址对准的要求。

而对于熟知规划传输数据的起始位置及个数的相容要求，是于对准控制器15、16中处理，请参照图4。对准控制器15、16自总线6、7取得数据后，根据DMA控制器的启动信号指示，由地址比较器32，选择适当的寄存器于寄存器序列组34安置。如此，将使得原来应用于传统结构的驱动程序(driver)不须更改，就可使用于本结构。

依照上述DMA结构，例如在486个人电脑系统中，第一位数为32位，由执行DMA动作时，仅需规划两次寄存器，即一次32位的基本地址寄存器和一次32位的基本计数寄存器，因此可大幅减少微处理器规划DMA控制单元的次数，并且可因对准的地址，一次用足32位地址，无须受限于传统DMA结构的页面寄存器。这些优点在现今局部总线协议(local bus protocol)盛行及多媒体系统需求殷切的情况下，就显得更为重要。

虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，均能作出少许的更动与润饰，因此本发明的保护范围当由后附的权利要求所界定的为准。