具有记录及回放支持的任务关键型AI处理器

摘要

本文中所述的实施例提供任务关键型人工智能(AI)处理器(MAIP)，其包括指令缓冲区、处理电路、数据缓冲区、命令电路、以及通信电路。在操作期间，该指令缓冲区存储第一硬件指令及第二硬件指令。该处理电路执行该第一硬件指令，其计算AI模型的中间阶段。该数据缓冲区存储由执行该第一硬件指令所生成的数据。该命令电路确定该第二硬件指令是用于传送来自该数据缓冲区的该数据的硬件启动存储指令。基于该硬件启动存储指令，该通信电路经由通信接口将来自该数据缓冲区的该数据传送至包括该任务关键型处理器的计算系统的存储器装置。