一种针对辐射环境下触发器的低功耗SET抑制电路

摘要

本发明公开了一种针对抗辐射触发器的SET抑制电路，包括二输入异或门、二输入或非门、单输入延时反相器、双输入延时反相器和三输入延时反相器，单输入延时反相器包括延时链、第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，双输入延时反相器包括第一反相器、第三PMOS管、第四PMOS管、第三NMOS管和第四NMOS管，三输入延时反相器包括第二反相器、第五PMOS管、第六PMOS管、第七PMOS管、第五NMOS管、第六NMOS管和第七NMOS管；优点是采用简单的电路结构实现对的抑制，占用面积少，时序开销小(仅10％左右)，可以减少集成电路的功耗、面积开销和总输出延时。