分块矩阵乘法运算系统

摘要

一种分块矩阵乘法运算系统，涉及一种处理器，其包括：N位数据总线，被配置为访问存储器；中央处理单元CPU，被连接到数据总线；协处理器，被耦合到CPU，该协处理器包括具有N位寄存器(V)的寄存器文件；CPU中的指令处理单元，被配置为响应于由CPU接收到的负载分散机器指令，读取对存储器地址的访问，并将对数据总线上呈现的对应的N位字(W)的处理委托给协处理器；和协处理器中的寄存器控制单元，由CPU响应于负载分散指令而被配置为将数据总线上呈现的字(W)划分成K个分段，并将该K个分段写入K个相应寄存器(V0‑V3)中的相同位置，该位置和寄存器由负载分散指令指定。