基于现场可编程门阵列控制的多方中央处理器通信架构

摘要

本发明提供了一种基于现场可编程门阵列控制的多方中央处理器通信架构，在多CPU芯片之间通过FPGA芯片的控制进行数据转发通信，由FPGA芯片对各方数据流进行调度。当CPU_A需要向CPU_B发出数据时，数据包以专有格式先发送到FPGA芯片中，FPGA对数据包进行解析和缓存，并以中断方式通知CPU_B准备接收数据，CPU_B从FPGA的缓冲区中读出数据后，完成了一次CPU之间的通信。FPGA芯片通过高速数据收发口随时接收CPU芯片下发的指令，当FPGA芯片主动需要同CPU芯片进行通信时，通过中断信号IO管脚向CPU芯片发出中断申请。