一种FPGA平台IP原型快速验证方法及系统

摘要

本发明公开了一种FPGA平台IP原型快速验证方法及系统，该方法利用平台化思路，提供了稳定的系统环境，避免了多个系统重复开发，多个IP共用系统平台，避免多次重复调试JTAG、总线、UART等，节约了前期工作量；由于IP单独综合的部分逻辑量少，综合和布局布线速度快，便于设计者及时调整设计，节约了IP开发时间；系统设计和IP调试分开，便于IP开发者聚焦在IP本身的调试，方便任务分配。对于多个IP开发而言，主要的差异性体现在IP下位部分中，复用性强。