一种基于Verilog的图形命令预译码单元验证平台

摘要

本发明属于计算机图形领域，实现了一种基于Verilog的图形命令预译码单元验证平台，该平台包括：数据源选择逻辑、预译码单元功能模型、输出监控逻辑和结果比较逻辑；验证平台工作过程中，首先由数据源选择逻辑选择输入激励，然后输入激励分别送入预译码单元功能模型和待测模块，在仿真过程中，由监控逻辑采集模型和待测模块的输出，最后由比较逻辑对两条不同路径的输出进行比较。根据比较的结果是否一致，来判定待测模块的表现是否符合预期。本发明创造性地提供了一种基于Verilog的图形命令预译码单元验证平台，能够适应不同的数据输入方式，能够对待测逻辑的结果进行监测，定位问题的原因，以达到验证的目的。