每易失性位具有单个非易失性位的非易失性静态随机存取存储器架构

摘要

本公开的各实施例涉及每易失性位具有单个非易失性位的非易失性静态随机存取存储器架构。非易失性静态随机存取存储器(NVSRAM)单元包括SRAM单元和单个EEPROM单元。第一门基于字级字线信号将SRAM单元耦合到位线。EEPROM具有接收控制栅极信号的控制端子。第二门基于EEPROM读取信号将EEPROM耦合到位线。第三门基于重新加载信号将SRAM单元耦合到EEPROM。电源锁存器生成用于SRAM单元的电源信号。控制栅极锁存器生成控制栅极信号，控制栅极锁存器在擦除信号和电源信号都处于逻辑高时置位，或者在编程信号和电源信号的补信号都处于逻辑高时置位，并且在读取信号处于逻辑高时复位。