一种微处理器锁机制的指令级校验方法

摘要

本发明涉及一种微处理器锁机制的指令级校验方法，包括以下步骤：在参考模型中对锁机制进行完整建模，得到锁机制模型；为所述参考模型的每个核心单独设置一套锁同步模块，所述锁同步模块用于保存与锁相关的数据；在测试平台中，为待测设计的每个核心设置一套锁监测状态机，所述锁监测状态机用于抓取可信的与锁相关的数据，并将所述可信的与锁相关的数据实时同步给所述参考模型中的锁同步模块；所述参考模型在运行包含锁测试的激励时，在自身锁机制模型和锁同步模块的共同作用下，得出每一条指令的执行结果，并将所述执行结果与所述待测设计的结果进行对比分析，完成校验。本发明能够提高验证速度和验证效果。