一种低散射雷达中频回波信号模拟源

摘要

本发明公开了一种低散射雷达中频回波信号模拟源，该模拟源包含：微控制单元、及与其依次连接的中频信号产生及调理单元、中频混频单元，及为上述单元提供电源的电源单元。中频信号产生及调理单元包含第一频率合成单元、第二频率合成单元；分别生成中频线性调频信号、相位连续的单频信号。产生的两路信号进行上变频混频、带通滤波处理及下变频混频、带通滤波处理，最终获得所需的低杂散线性调频回波信号。本发明能够在保证信号良好频谱特性的前提下，加大了两路信号间的频率差，为二次混频获得良好频谱特性的信号创造了条件；再将两路信号进行下变频混频和滤波，最终获得低杂散的线性调频回波信号，同时也保证了信号在相位上的连续性。

说明书

技术领域

本发明涉及雷达导引头的仿真测试中雷达信号模拟领域，具体涉及一种低散射雷达中频回波信号模拟源。 

背景技术

线性调频信号通过在脉冲持续期间内信号频率的连续线性变化来获一定带宽的信号，其作为一种常用的雷达信号，因其具有良好的脉冲压缩特性和分辨能力，在雷达导引头中被广泛应用。而一种频谱特性良好的低杂散线性调频雷达回波信号模拟源在导引头的研制和仿真测试过程中则显的尤为重要。

线性调频雷达回波信号中，主要包括两部分信号，一部分为雷达本身工作时发射的线性调频信号，另一部分为弹目相对运动所产生的多普勒信号。模拟产生线性调频雷达回波信号，常用的方法是采用直接混频技术，即将一路线性调频中频信号和一路承载多普勒信息的中频单频信号进行直接混频和滤波，最终得到所需的线性调频回波信号。由于混频器在混频过程中存在交调寄生效应这一固有特性，使得混频后的输出信号中，除了有最终所需要的上变频混频频率外，还存在一系列的谐波频率和组合频率，这些无用的信号在最终输出的线性调频回波信号中便形成了干扰。同时，在中频段，当两路待混频的信号工作频带相距很近时，若进行直接混频，则混频后的信号会在工作频带内存在功率较大的低次谐波干扰，且该干扰很难通过带通滤波器全部滤除，从而减小了信号源的有效工作带宽。

目前国内外也有相类似的专利和技术，如专利《低杂散的小步进高速调频频率合成器》，公布号CN102013889A；《细步进超宽带接变频低杂散低相噪频率合成器》，公布号CN102571086A，但该两种频率合成器的输出信号不包含多普勒信息，在实际雷达测试中无法用以模拟目标回波的速度信息。

在《海军航空工程学院学报》2012年第27卷第三期的论文《一种中频雷达模拟器的设计》中介绍了一种线性调频雷达中频信号源的设计，但其模拟的多普勒信号难以保证相位的连续性，因此会在一些相参体制的雷达测试中无法满足要求。 

发明内容

本发明的目的在于提供一种低散射雷达中频回波信号模拟源，通过采用微控制单元控制分别第一直接数字式频率合成器、第二直接数字式频率合成器，产生相应的中频信号，第一直接数字式频率合成器用于生成模拟雷达的线性调频信号，第二直接数字式频率合成器用于生成雷达导引头与目标间的速度信息，也即相应的多普勒信号；产生的两路信号通过中频信号产生及调理单元、中频混频单元进行上变频混频、带通滤波处理及下变频混频、带通滤波处理，最终获得所需的低杂散线性调频回波信号。本发明提供的低散射雷达中频回波信号模拟源，能够在保证信号良好频谱特性的前提下，加大了两路信号间的频率差，为二次混频获得良好频谱特性的信号创造了条件；再将两路信号进行下变频混频和滤波，最终获得低杂散的线性调频回波信号，同时也保证了信号在相位上的连续性。

为了达到上述目的，本发明通过以下技术方案实现：

一种低散射雷达中频回波信号模拟源，其特点是，该模拟源包含：

微控制单元；

中频信号产生及调理单元，与所述微控制单元连接；

所述中频信号产生及调理单元包含分别与所述微控制单元输出端连接的第一频率合成单元、第二频率合成单元；

所述第一频率合成单元用于生成中频线性调频信号，所述第二频率合成单元用于生成相位连续的单频信号；

中频混频单元，与所述中频信号产生及调理单元连接；

电源单元，分别与所述微控制单元、中频信号产生及调理单元及中频混频单元连接。

优选地，所述微控制单元包含:

数字处理模块，与外部控制总线连接；所述数字处理模块还包含第一控制总线；

FPGA模块，与所述数字处理模块输出端连接；所述FPGA模块还包含第一控制总线；

一对总线驱动器，每个所述总线驱动器与所述FPGA模块输出端连接；

一对总线驱动器，每个所述总线驱动器与对应的所述数字处理模块输出端连接；

所述一对总线驱动器的输出端分别与所述第一频率合成单元输入端、第二频率合成单元输入端连接。

优选地，所述第一频率合成单元还包含：

第一直接数字式频率合成器，与对应的所述总线驱动器输出端连接；

滤波网络模块，与所述第一直接数字式频率合成器输出端连接；

放大器，与所述滤波网络模块输出端连接；

数控衰减器，与所述放大器输出端、所述FPGA模块的第一控制总线连接； 

中频开关，与所述数控衰减器输出端、所述FPGA模块的第一控制总线连接；所述中频开关的输出端与所述中频混频单元连接。

优选地，所述第二频率合成单元包含：

第二直接数字式频率合成器，与对应的所述总线驱动器输出端连接；

滤波网络模块，与所述第二直接数字式频率合成器输出端连接；

放大器，与所述滤波网络模块输出端连接；

数控衰减器，与所述放大器输出端、所述FPGA模块的第一控制总线连接； 

中频开关，与所述数控衰减器输出端、所述FPGA模块的第一控制总线连接；所述中频开关的输出端与所述中频混频单元连接。

优选地，所述中频混频单元包含：

高频本振信号发生模块，

第一上变频混频模块，分别与所述第一频率合成单元输出端、高频本振信号发生模块输出端连接；

第二上变频混频模块，分别与所述第二频率合成单元输出端、高频本振信号发生模块输出端连接；

回波信号混频器，分别与所述第一上变频混频模块输出端、第二上变频混频模块输出端连接；

信号处理模块，与所述回波信号混频器输出端连接。

优选地，所述高频本振信号发生模块包含：晶振，及与所述恒温晶振依次连接的固定频率源、功分器；

所述功分器的输出端分别与所述第一上变频混频模块、第二上变频混频模块连接。

优选地，所述第一上变频混频模块包含：

第一放大器，与所述功分器的输出端连接；

第一隔离器，与所述第一放大器输出端连接；

混频器，分别与所述第一隔离器输出端、第一频率合成单元的中频开关输出端连接；

带通滤波器，与所述混频器输出端连接；

第二放大器，与所述带通滤波器输出端连接；

第二隔离器，与所述第二放大器输出端连接；所述第二隔离器的输出端与所述回波信号混频器连接。

优选地，所述第二上变频混频模块包含：

第三放大器，与所述功分器的输出端连接；

第三隔离器，与所述第三放大器输出端连接；

混频器，分别与所述第三隔离器输出端、第二频率合成单元的中频开关输出端连接；

带通滤波器，与所述混频器输出端连接；

第四放大器，与所述带通滤波器输出端连接；

第四隔离器，与所述第四放大器输出端连接；所述第四隔离器的输出端与所述回波信号混频器连接。

优选地，所述信号处理模块包含：带通滤波器，及与所述带通滤波器依次连接的放大器、第五隔离器、中频开关、第六隔离器及数控衰减器；

所述中频开关、数控衰减器分别与所述第一控制总线连接；

所述带通滤波器与所述回波信号混频器输出端连接。

本发明与现有技术相比具有以下优点：

相比于现有技术，本方案在直接数字频率合成技术的基础上，采用了二次混频技术，大大增加了信号源的有效工作带宽。同时，该发明最终所获得的信号很好地抑制了带内谐波和杂散，在保证了相位连续性的基础上，获得频谱特性良好线性调频回波信号，同时也大大增加了输出信号工作带宽。

附图说明

图1为本发明一种低散射雷达中频回波信号模拟源的整体结构示意图。

图2为本发明一种低散射雷达中频回波信号模拟源的中频混频单元结构示意图。

具体实施方式

以下结合附图，通过详细说明一个较佳的具体实施例，对本发明做进一步阐述。

如图1所示，一种低散射雷达中频回波信号模拟源，该模拟源包含：微控制单元10、及与其依次连接的中频信号产生及调理单元20、中频混频单元30，以及分别为控制单元10、中频信号产生及调理单元20、中频混频单元30提供电源的电源单元40。

如图1所示，微控制单元10包含:数字处理模块11、FPGA模块12及一对总线驱动器13。其中数字处理模块11包含第一控制总线111。数字处理模块11与FPGA模块12的输出端连接。每个总线驱动器13与FPGA模块12输出端连接；一对总线驱动器13的输出端分别与第一频率合成单元21输入端、第二频率合成单元22输入端连接。

本实施例中，数字处理模块11采用TI公司的定点型32位DSP芯片TMS320F2812，用来接收通过外部控制总线发送过来的控制指令并发送给FPGA模块12。

FPGA模块12采用Altera公司的CycloneⅡ芯片EP2C50F484C6，完成指令的解码功能，并根据控制码通过第一控制总线111对后级各单元和模块进行实时控制。FPGA的工作时钟(也即图1所示的时钟输入1)和同步脉冲由被测雷达系统提供，从而保证信号源与雷达系统在控制时序上的同步性。

如图1所示，中频信号产生及调理单元20包含分别与微控制单元10输出端连接的第一频率合成单元21、第二频率合成单元22；第一频率合成单元21用于生成中频线性调频信号，第二频率合成单元22用于生成相位连续的单频信号。

本实施例中，第一频率合成单元21用于生成中频线性调频信号为模拟雷达产生的线性调频信号；第二频率合成单元22用于生成相位连续的单频信号为模拟回波信号的多普勒信号。

第一频率合成单元21还包含：第一直接数字式频率合成器211、滤波网络模块212、放大器213、数控衰减器214及中频开关215。

其中，第一直接数字式频率合成器211与对应的总线驱动器13输出端连接。滤波网络模块212与第一直接数字式频率合成器211输出端连接。放大器213与滤波网络模块212输出端连接。数控衰减器214，与放大器213输出端、FPGA模块12的第一控制总线111连接。 中频开关215与数控衰减器214输出端、FPGA模块12的第一控制总线111连接；中频开关215的输出端与中频混频单元30连接。

第二频率合成单元22包含：第二直接数字式频率合成器221、滤波网络模块222、放大器223、数控衰减器224及中频开关225。

其中，第二直接数字式频率合成器221与对应的总线驱动器13输出端连接。滤波网络模块222与第二直接数字式频率合成器221输出端连接。放大器223与滤波网络模块222输出端连接。数控衰减器224与放大器223输出端、FPGA模块12的第一控制总线111连接。 中频开关225与数控衰减器224输出端、FPGA模块12的第一控制总线111连接；中频开关225的输出端与中频混频单元30连接。

本实施例中，第一直接数字式频率合成器211、第二直接数字式频率合成器221均为直接数字式频率合成器（Direct Digital frequency Synthesis，简称DDS）；每个DDS选用ADI公司的AD9910。如图1所示，第一直接数字式频率合成器211、第二直接数字式频率合成器221的工作时钟也即时钟输入2由被测雷达系统通过外部功分器500提供，从而保证输出信号与雷达系统的同步性。

如图2所示中频混频单元30包含：高频本振信号发生模块31、第一上变频混频模块32、第二上变频混频模块33、回波信号混频器34及信号处理模块35。其中，第一上变频混频模块32分别与第一频率合成单元21输出端、高频本振信号发生模块31输出端连接；第二上变频混频模块33分别与第二频率合成单元22输出端、高频本振信号发生模块31输出端连接；回波信号混频器34分别与第一上变频混频模块32输出端、第二上变频混频模块33输出端连接；信号处理模块35与回波信号混频器34输出端连接。

高频本振信号发生模块31包含：晶振311，及与恒温晶振311依次连接的固定频率源312、功分器313。功分器313的输出端分别与第一上变频混频模块32、第二上变频混频模块33连接。

本实施例中，晶振311为恒温晶振。高频本振信号发生模块31用于产生参考高频本振信号F0，

第一上变频混频模块32包含：第一放大器321、第一隔离器322、混频器323、带通滤波器324、第二放大器325及第二隔离器326。

其中，第一放大器321与功分器313的输出端连接。第一隔离器322与第一放大器321输出端连接。混频器323分别与第一隔离器322输出端、第一频率合成单元21的中频开关215输出端连接。带通滤波器324与混频器323输出端连接；第二放大器325与带通滤波器324输出端连接。第二隔离器326与第二放大器325输出端连接；第二隔离器326的输出端与回波信号混频器34连接。

第二上变频混频模块33包含：第三放大器331、第三隔离器332、混频器333、带通滤波器334、第四放大器335及第四隔离器336。

其中，第三放大器331与功分器313的输出端连接。第三隔离器332与第三放大器331输出端连接。混频器333分别与第三隔离器332输出端、第二频率合成单元22的中频开关225输出端连接。带通滤波器334与混频器333输出端连接；第四放大器335与带通滤波器334输出端连接。第四隔离器336与第四放大器335输出端连接；第四隔离器336的输出端与回波信号混频器34连接。

信号处理模块35包含：带通滤波器351，及与带通滤波器351依次连接的放大器352、第五隔离器353、中频开关354、第六隔离器355及数控衰减器356。中频开关354、数控衰减器356分别与第一控制总线111连接；带通滤波器351与回波信号混频器34输出端连接。

本实施例中混频器323、混频器333、回波信号混频器34均采用型号为MDB-03M的混频器。带通滤波器324、带通滤波器334、带通滤波器351均采用型号为5MB/C-850/T60-18的带通滤波器。

本实施例中，数控衰减器214、数控衰减器224、数控衰减器356均采用M/A-COM公司的AT65-0106,其工作频带为0~2GHz，衰减最多可达50dB。其中，数控衰减器214、数控衰减器224由第一控制总线111进行关断控制。中频开关215、中频开关225中频开关354选用的是AD公司的ADG901，该开关具有较低的插损和40dB@1GHz的关断比，为达到更好的信号关断效果，中频开关单元实际采用了两级ADG901串联的方案。中频开关215、中频开关225由第一控制总线111进行关断控制。

如图1、图2所示，本发明提供的一种低散射雷达中频回波信号模拟源，具体工作原理如下：

首先，数字处理模块11通过外部控制总线接收控制命令，并将该命令发送至FPGA模块12，FPGA模块12分别通过第二控制总线121、第三控制总线131控制一对总线驱动器13。

其次，该对总线驱动器13分别控制第一直接数字式频率合成器211、第二直接数字式频率合成器221产生中频线性调频信号、相位连续的单频信号。同时为保证输出信号与雷达系统同步，雷达系统通过外部功分器500控制第一直接数字式频率合成器211、第二直接数字式频率合成器221。

再次，由第一直接数字式频率合成器211产生中频线性调频信号通过滤波网络模块212、放大器213、数控衰减器214及中频开关215处理，生成处理后的线性调频信号F1。由第二直接数字式频率合成器221产生相位连续的单频信号通过滤波网络模块222、放大器223、数控衰减器224及中频开关225处理，生成处理后的单频信号F2。同时数字处理模块11的第一控制总线111分别控制数控衰减器214、中频开关215及数控衰减器224、中频开关225。

然后，进行对处理后的线性调频信号F1、处理后的单频信号F2上变频处理。

高频本振信号发生模块31生成参考高频本振信号F0，该参考高频本振信号F0分别通过第一上变频混频模块32的第一放大器321、第一隔离器322处理后，通过混频器323与处理后的线性调频信号F1进行混频，生成混频信号F0+F1。该混频信号F0+F1经过带通滤波器324、第二放大器325及第二隔离器326处理，得到频点为F0+F1的信号。由于F0和F1频率相差较大，因此保证了混频后的大功率的低次谐波，如2 F0、2 F1、2 F0-F1、2 F0+ F1等，均能够较远的落在该带通滤波器的通频带外，从而能很好的被滤除。

参考高频本振信号F0分别通过第二上变频混频模块33的第三放大器331、第三隔离器322处理后，通过混频器323与处理后的线性调频信号F2进行混频，生成混频信号F0-F2。该混频信号F0-F2经过带通滤波器334、第二放大器335及第二隔离器336处理，得到频点为F0-F2的信号。由于F0和F2频率相差较大，因此保证了混频后的大功率的低次谐波，如2 F0、2 F2、2 F0+ F2、2 F0- F2等，均能够较远的落在该带通滤波器的通频带外，从而能很好的被滤除。

最后，两路混频信号F0+F1、F0-F2进行下变频处理。

两路混频信号F0+F1、F0-F2通过回波信号混频器34进行混频，混频后将混频信号送入带通滤波器351、放大器352、第五隔离器353、中频开关354、第六隔离器355及数控衰减器356处理，获得差频频率信号（F0+F1）-（F0-F2），也即得到最终的带有多普勒信息的线性调频中频信号： F3=F1+ F2。

由于在进行上变频混频后，两路中频信号频谱均被搬移至较高频段，且信号频带也分开，从而保证在进行下变频混频后的信号中，有着较大功率的低次谐波，如2*( F0+F1)、2* ( F0-F1)、2* ( F0+F1)-( F0-F1)、2* ( F0-F1)-(F0+F1)等，由于其中有参考高频本振信号F0的存在，使得其能够较远的分布在最终工作频带外；这样通过带通滤波器351便能很容易的将该谐波杂散滤除，最终获得一个在宽频带范围内低杂散的线性调频信号。

经过试验对比，本发明提供的一种低散射雷达中频回波信号模拟源，相比于将两路中频信号F1和F2进行直接混频的方案，在保证了输出信号相位连续的同时，将混频后信号的谐波与杂散降低了50dBm以上，从而也大大提高了输出信号工作带宽。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。