高准确度正余弦波及频率产生器及相关系统及方法

摘要

本发明提供高准确度正余弦波及频率产生器及相关系统及方法。在本文中所揭示的非限制性实施例中，正余弦波产生器可提供用于具有低硬件成本及小查找表要求的正余弦波产生的高度准确的正余弦值。本文中所揭示的实施例可包含用以基于相位输入进行正余弦曲线的算术近似的电路。所述电路可与点查找表及校正查找表通信。所述表可接收所述相位输入及将所述相位输入与同相位相关联的主正余弦端点匹配及与所述相位的校正值匹配。可将基于所述相位输入选择的这些值传达给转换器电路，在此电路中将算术功能应用于所述值，从而产生正余弦曲线值。

说明书

优先权申请

本申请案主张2012年1月18日申请的标题为“高准确度正余弦波及频率产生器及相关系统及方法(HIGH ACCURACY SIN-COS WAVE AND FREQUENCY GENERATORS，AND RELATED SYSTEMS AND METHODS)”的第61/587,689号美国临时专利申请案的优先权，所述申请案的全文特此以引用的方式并入本文中。

技术领域

本发明的技术涉及基于正弦及余弦值计量频率信号的频率产生器。

背景技术

在众多行业中，常见使用各种方法从现有或产生的输入信号近似正弦(sin)及/或余弦(cos)(正余弦)波信号。此信号近似用于数据及语音通信，包含电信及娱乐行业中的音频及视觉通信。其它用途可包含为用于开发及制造电子组件或用于对有故障电子组件进行故障检测的测试设备提供信号。使用信号近似的一个实例实施于具有音调产生器的调制解调器中。产生的音调可用于快速傅立叶变换旋转因子产生、频移校正及多普勒频移校正。

先前已按各种程度的精度及效率实施正余弦波信号近似的各种实施方案。常见方法为提供预计算(正余弦)值的极大查找表，其中近似的准确度取决于表的大小(即，预计算值的数目)。传统上，查找表的大小约为2^{准确度等级}，导致指数级变大的表，而准确度增加很小。在一些情况下，大查找表已与线性内插配对以减少其大小。与多项式曲线拟合组合的系数的表也已用以近似曲线。然而，硬件成本增加，因为需要更多表，且多项式方程增加了计算的复杂度。无限脉冲响应(IIR)滤波器可产生正弦波，但递归计算的稳定性具有高的精度衰减速率，即使仅在少数循环内是需要的。

在近似正余弦波的现有方法中的任一者的情况下，在准确度、成本及效率之间会有权衡。为了实现更大准确度，可存储更多数据及/或可执行更复杂计算。这可导致基于所需硬件的量及复杂度的较高硬件成本及对处理时间及能力的增加需求。因此，需要开发可近似正余弦波信号同时实现高准确度等级而不会招致成本的典型增加及效率的降低的频率产生器。

发明内容

详细描述中所揭示的实施例包含高准确度正弦及/或余弦(正余弦)波及频率产生器及相关系统及方法。在本文中所揭示的非限制性实施例中，正余弦波产生器可提供用于具有低硬件成本及小查找表要求的正余弦波产生的高度准确的正余弦值。本文中所揭示的实施例可包含用以基于相位输入进行正余弦曲线的算术近似的电路。所述电路可与点查找表及校正查找表通信。所述表可接收所述相位输入及将所述相位输入与同相位相关联的主正余弦端点匹配及与所述相位的校正值匹配。可将基于所述相位输入选择的这些值传达给转换器电路，其中将算术功能应用于所述值，产生正余弦曲线值。

就此方面，在一个实施例中，提供一种频率产生器。所述频率产生器包含相位累加器，其经配置以产生表示相位角的相位信号。与所述相位累加器通信的正余弦转换器接收所述相位信号作为相位输入。所述正余弦转换器产生正余弦曲线值作为转换器输出。所述正余弦曲线值约等于在预定义容限内的所述相位角处的正余弦值。所述正余弦转换器进一步包含点查找表，其具有在第一角度范围中处于预定义间隔的主正余弦端点。所述主正余弦端点中的每一者包括在所述间隔当中的给定角度处的所述正余弦曲线值。所述正余弦转换器还包含校正查找表，其具有表示在所述点查找表中的两个相关联的主正余弦端点之间的第二角度范围中处于间隔的次正余弦端点之间的差的多个校正值，及在所述间隔当中的给定角度处的所述正余弦曲线值的近似。所述正余弦转换器的点选择电路从所述点查找表提供与所述相位角的第一侧相关联的第一主正余弦端点，及与所述相位角的第二侧相关联的第二主正余弦端点。所述正余弦转换器的校正选择电路从所述校正查找表提供与所述第一主正余弦端点相关的第一校正值及与所述第二主正余弦端点相关的第二校正值。所述正余弦转换器的转换器电路在转换器输出信号中基于所述第一及第二主正余弦端点及所述第一及第二校正值提供在所述相位角处的所述正余弦曲线值。以此方式，可从主正余弦端点计算所述校正值，所述主正余弦端点可被重复应用于具有相同校正值的相位角而不必存储整个单位圆的大量正余弦值。

在另一实施例中，提供一种频率产生器。所述频率产生器包括用于产生表示相位角的相位信号的装置。所述频率产生器还包括用于接收所述相位信号作为相位输入的装置。所述频率产生器还包括用于产生正余弦曲线值作为输出的装置，所述正余弦曲线值约等于在预定义容限内的所述相位角处的正余弦值。所述频率产生器还包括用于存储点查找表的装置，所述点查找表包括在第一角度范围中处于预定义间隔的主正余弦端点，所述主正余弦端点中的每一者包括在所述预定义间隔当中的给定角度处的所述正余弦曲线值。所述频率产生器还包括用于存储校正查找表的装置，所述校正查找表包括表示在所述点查找表中的两个相关联的主正余弦端点之间的第二角度范围中处于所述预定义间隔的第一次正余弦端点之间的差的多个校正值，及在所述预定义间隔当中的给定角度处的所述正余弦曲线值的近似。所述频率产生器还包括用于从所述点查找表选择与所述相位角的第一侧相关联的第一主正余弦端点及与所述相位角的第二侧相关联的第二主正余弦端点的装置。所述频率产生器还包括用于从所述校正查找表选择与所述第一主正余弦端点相关的第一校正值及与所述第二主正余弦端点相关的第二校正值的装置。所述频率产生器还包括用于在用于产生正余弦曲线值输出信号的装置中基于所述第一及第二主正余弦端点及所述第一及第二校正值产生在所述相位角处的所述正余弦曲线值的装置。

在另一实施例中，提供一种产生频率信号的方法。所述方法包含经由相位累加器产生表示相位角的相位信号及在正余弦转换器电路处接收所述相位信号作为相位输入。所述方法还包含在转换器电路处从点查找表接收与所述相位角的第一侧相关联的第一主正余弦端点及与所述相位角的第二侧相关联的第二主正余弦端点，所述点查找表包括在第一角度范围中处于预定义间隔的主正余弦端点，所述主正余弦端点中的每一者包括在所述间隔当中的给定角度处的正余弦曲线值。所述方法还包含在所述正余弦转换器电路处从校正查找表接收与所述第一主正余弦端点相关的第一校正值及与所述第二主正余弦端点相关的第二校正值，所述校正查找表包括表示在所述点查找表中的两个相关联的主正余弦端点之间的第二角度范围中处于间隔的第一次正余弦端点之间的差的校正值，及在所述间隔当中的给定角度处的所述正余弦曲线值的近似。所述方法进一步包含产生所述正余弦曲线值作为转换器输出。所述正余弦曲线值基于所述第一及第二主正余弦端点及所述第一及第二校正值约等于在预定义容限内的所述相位角处的正余弦值。

在另一实施例中，提供一种计算机可读媒体。所述计算机可读媒体上存储有计算机可执行指令以致使频率产生器产生表示相位角的相位信号，及接收所述相位信号作为相位输入。所述计算机可执行指令进一步致使所述频率产生器从点查找表接收与所述相位角的第一侧相关联的第一主正余弦端点及与所述相位角的第二侧相关联的第二主正余弦端点，所述点查找表包括在第一角度范围中处于预定义间隔的主正余弦端点，所述主正余弦端点中的每一者包括在所述间隔当中的给定角度处的正余弦曲线值。所述计算机可执行指令进一步致使所述频率产生器从校正查找表接收与所述第一主正余弦端点相关的第一校正值及与所述第二主正余弦端点相关的第二校正值，所述校正查找表包括表示在所述点查找表中的两个相关联的主正余弦端点之间的第二角度范围中处于间隔的第一次正余弦端点之间的差的校正值，及在所述间隔当中的给定角度处的所述正余弦曲线值的近似。所述计算机可执行指令进一步致使所述频率产生器产生所述正余弦曲线值作为转换器输出，所述正余弦曲线值基于所述第一及第二主正余弦端点及所述第一及第二校正值约等于在预定义容限内的所述相位角处的正余弦值。

附图说明

图1为与用于高准确度正余弦波产生的示范性正弦-余弦(正余弦)转换器通信的相位累加器的框图；

图2为用于高准确度正余弦波产生的示范性正余弦转换器的框图，所述高准确度正余弦波产生使用用于主正余弦端点的点查找表及用于确定主正余弦端点之间的正余弦值的校正查找表；

图3为分割成π/4弧度的8个区段的示范性2π弧度单位圆的图；

图4为由π/32弧度区段细分的图3的2π弧度单位圆的示范性π/4弧度扇区的图，所述π/32弧度区段各自具有主正余弦端点；

图5为用于高准确度正弦波产生的另一示范性正余弦转换器的框图，所述高准确度正弦波产生使用用以产生主正余弦点的大小减小的正余弦值查找表以及用以确定中间点的单独校正查找表；

图6为用于高准确度正弦波产生的另一示范性正余弦转换器的框图，所述高准确度正弦波产生使用额外增量校正查找表，所述额外增量校正查找表包括表示校正值查找表的两个相关联的校正值之间的差的多个增量校正值；及

图7为可包含本文中揭示的用于高准确度正余弦波产生的示范性正余弦转换器的示范性基于处理器的系统的框图。

具体实施方式

现参看图式，描述了本发明的若干示范性实施例。词“示范性”在本文中用以意谓“充当实例、例子或说明”。本文中描述为“示范性”的任何实施例不一定要解释为相比其它实施例优选或有利。

详细描述中所揭示的实施例包含高准确度正弦及/或余弦(正余弦)波及频率产生器及相关系统及方法。在本文中所揭示的非限制性实施例中，正余弦波产生器可提供用于具有低硬件成本及小查找表要求的正余弦波产生的高度准确的正余弦值。本文中所揭示的实施例可包含用以基于相位输入进行正余弦曲线的算术近似的电路。所述电路可与点查找表及校正查找表通信。所述表可接收所述相位输入及将所述相位输入与同相位相关联的主正余弦端点匹配及与所述相位的校正值匹配。可将基于所述相位输入选择的这些值传达给转换器电路，其中将算术功能应用于所述值，产生正余弦曲线值。

就此方面，在一个实施例中，提供一种频率产生器。所述频率产生器包含相位累加器，其经配置以产生表示相位角的相位信号。与所述相位累加器通信的正余弦转换器接收所述相位信号作为相位输入。所述正余弦转换器产生正余弦曲线值作为转换器输出。所述正余弦曲线值约等于在预定义容限内的所述相位角处的正余弦值。所述正余弦转换器进一步包含点查找表，其具有在第一角度范围中处于预定义间隔的主正余弦端点。所述主正余弦端点中的每一者包括在所述间隔当中的给定角度处的所述正余弦曲线值。所述正余弦转换器还包含校正查找表，其具有表示在所述点查找表中的两个相关联的主正余弦端点之间的第二角度范围中处于间隔的次正余弦端点之间的差的多个校正值，及在所述间隔当中的给定角度处的所述正余弦曲线值的近似。所述正余弦转换器的点选择电路从所述点查找表提供与所述相位角的第一侧相关联的第一主正余弦端点，及与所述相位角的第二侧相关联的第二主正余弦端点。所述正余弦转换器的校正选择电路从所述校正查找表提供与所述第一主正余弦端点相关的第一校正值及与所述第二主正余弦端点相关的第二校正值。所述正余弦转换器的转换器电路基于所述第一及第二主正余弦端点及所述第一及第二校正值提供在所述相位角处的所述正余弦曲线值。以此方式，可从主正余弦端点计算所述校正值，所述主正余弦端点可被重复应用于具有相同校正值的相位角而不必存储整个单位圆的大量正余弦值。

就此方面，图1为示范性频率产生器10的框图。频率产生器包含与具有低硬件成本及小查找表要求的示范性高准确度正余弦产生器12通信的相位累加器11，如下文更详细论述的。相位累加器11经配置以接收输入信号14以产生正余弦值。相位累加器11经配置以接收输入信号14且产生表示输入信号14的相位角的相位信号16。相位累加器11可包含用于将相位累加器11的输入信号14与先前输出(相位信号)16一起求和的加法器。相位累加器11包含例如寄存器等存储单元18，其用于存储由相位累加器11产生的相位信号16表示的相位值。相位累加器11以周期性间隔产生相位信号16，所述相位信号包含从存储单元18获得的与输入信号14求和的先前相位信号16。所得相位信号16为离散波形且提供表示相位角的相位信号的离散例子。相位累加器11的实施方案可变化。举例来说，相位累加器11的组件的先前实例可由各种硬件或软件配置体现。

继续参看图1，将表示输入信号14的相位角的相位信号16输入到正余弦转换器12中。正余弦转换器12产生正余弦曲线值作为转换器输出信号20。由转换器输出信号20表示的正余弦曲线值可约等于在预定义容限内由相位信号16表示的相位角处的正余弦值。本发明的剩余部分提供了低成本正余弦转换器12的示范性实施例及实例，其能够基于从相位信号16导出的相位输入22(见图2、5及6)产生高度准确的正余弦曲线值。

就此方面，图2为可用于图1的频率产生器10中的示范性正余弦转换器12(1)的框图。在此实施例中，正余弦转换器12(1)归因于用以将相位输入22转换成转换器输出信号20中的由在相位输入22的相位角处的正余弦曲线的正弦值及余弦值组成的正余弦值的大小很小的查找表而具有低硬件成本。在此实施例中，正余弦转换器12(1)包含点查找表26、校正查找表28及转换器电路30。点查找表26含有对应于单位圆32(见图3)上的各种点的至少一个数据集，且校正查找表28含有对应于单位圆32上的两个点之间的各种角度的校正值48的至少一个数据集。点查找表26及校正查找表28的数据集可由各种数据结构实施或存储于各种形式的存储器上。

点查找表26包含在第一角度范围38(见图3及4)中处于预定义间隔36(见图4)的主正余弦端点34(见图4)。主正余弦端点34中的每一者包括在预定义间隔36当中的给定相位角处的正余弦曲线值。因此，点查找表26中提供给定相位角的正弦(sin)值及余弦(cos)值。取决于正弦波产生所要的准确度等级，可为预定数目个有效位提供主正余弦端点34。类似地，预定义间隔36的数目及大小将确定点查找表26中的主正余弦端点34的数目。以较小预定义间隔36存在更多的值可增加正弦波产生的准确度。

可预计算及存储或硬编码主正余弦端点34，以使得在产生正弦波时，并不一定要在需要主正余弦端点34的时刻计算这些主正余弦端点34。此方法可减少产生正弦波所需要的硬件的成本，因为其消除了硬件计算主正余弦端点34的需要。通过相同符记，还减少了处理能力及时间的成本，因为替代运行费力及耗时的计算，仅存取及读取主正余弦端点34。

如果第一角度范围38很大及/或预定义间隔36很小，那么点查找表26可变得非常大，需要大量的存储器来存储主正余弦端点34。本文中在准确度与效率之间会有权衡。为了减少存储于点查找表26中的值同时维持高准确度等级，在一个实施例中，可利用单位圆32内的主正余弦端点34存在的三角恒等式。就此方面，图3为分割成π/4弧度(或45度)的8个区段的2π弧度单位圆32的图。

在π/4弧度区段中的每一者中，重复在给定角度处的主正余弦端点34。然而，可求反或在正弦与余弦值之间切换主正余弦端点34。如果考虑到差异，如本文中进一步所论述，那么点查找表26可含有表示第一角度范围38当中的给定角度的所有主正余弦端点34所必要的值的1/8。此实例中论述的单位圆32的分割并不意谓是详尽的，且单位圆32的其它分割能够利用三角恒等式减少点查找表26的大小，同时维持所要准确度等级。

就此方面，且继续此实例，图4为由π/32弧度区段(预定义间隔36(0)到36(7))细分的图3的2π弧度单位圆32的π/4弧度区段(第一角度范围38)的图，π/32弧度区段各自具有主正余弦端点34(0)到34(7)。将π/4弧度区段分割成π/32弧度的八个预定义间隔36(0)到36(7)导致将十六个(16)主正余弦端点34(0)到34(7)(八个(8)正弦值及八个(8)余弦值或八个(8)正余弦曲线值)存储于点查找表26中。利用单位圆32的三角恒等式及此实例中单位圆32已分割成八个(8)区段的事实，点查找表26的十六个(16)值可用以表示在单位圆32上的不同角度处的128个主正余弦端点34(0)到34(127)(六十四个(64)正弦值及六十四个(64)余弦值或六十四个(64)正余弦曲线值)。

就此方面，图2中的点查找表26可包含用于从点查找表26提供与相位输入22的相位角的任一侧相关联的主正余弦端点34的点选择电路40。点选择电路40的组件可包含选择器42、切换器44及非元件46。可实施选择器42以选择与代表第一角度范围38内的等效相位角的相位输入22的参考相位角相关的主正余弦端点34。因此，即使相位输入22的相位角在第一角度范围38之外，可选择正确相关联的主正余弦端点34。可实施切换器44及非元件46以考虑到求反或在正弦与余弦值之间切换主正余弦端点34，同时利用其三角恒等式。可实施切换器44以在必要时切换与相位输入22的相位角相关的主正余弦端点34值。可实施非元件46以在必要时求反与相位输入22的相位角相关的主正余弦端点34值中的一或两者。用以切换或求反主正余弦端点34值的确定取决于由相位输入22提供的相位角，因为相位角可将最终主正余弦端点34置于单位圆32的不同于存储于点查找表26中的主正余弦端点的区段中。

归因于效率及准确度顾虑，单独的点查找表26可不足以产生所要准确度的正余弦值。如果点查找表26很大，那么效率会受影响，且如果点查找表26很小，那么准确度会受影响。在一个实施例中，校正查找表28可结合点查找表26使用以实现准确度及效率两者。校正查找表28可包含表示在点查找表26中的两个邻近主正余弦端点34之间的第二角度范围中处于间隔的次正余弦端点34之间的差的值48的数值校正，及在第二角度范围中的间隔当中的给定角度处的正余弦曲线值的近似。类似点查找表26，取决于正弦波产生所要的准确度等级，可为预定数目个有效位给出校正查找表28的校正值48。类似地，在第二角度范围中的间隔的数目及大小将确定校正查找表28中的校正值48的数目，其中在较小间隔处存在更多值可增加正弦波产生的准确度。

再次，类似于主正余弦端点34，可预计算及存储或硬编码校正值48，以使得当产生正弦波时，不一定要在需要校正值48的时刻计算这些校正值48。校正值48的此预确定及存储可减少产生正弦波所需要的硬件的成本，因为其消除了硬件计算校正值48的需要。还减少了处理能力及时间的成本，因为替代运行费力及耗时计算，唯一需要的就是存取及读取校正值48。

如果校正查找表28变得太大，那么校正值48仍可存在问题。这可在第二角度范围中的预定义间隔36很小的情况下发生，需要大量的存储器来存储校正值48。然而，校正值48的计算的特征允许存储主正余弦端点34的正弦及余弦值两者的单个数据集，消减存储器要求，如本文中进一步论述的。

在一个实施例中，可使用两个主正余弦端点34之间的相位角的正余弦曲线值的近似。然而，计算或存储甚至第一角度范围38的各种预定义间隔36内的众多相位角的近似可能成本高。本文中确定为了减少产生产生准确正弦波的成本(而不是使用近似自身)，校正值48可从近似计算且被重复应用于各种重复角度范围内的多个预定义间隔36内的类似相位角。借此，仅必须针对第一角度范围38的一个预定义间隔36计算及存储校正值48。

示范性实施例应用了利用布内门恒等式的方法，其中基于三角恒等式，如果在未知值(‘a’)的任一侧上等距的两个点(‘d’及‘-d’)是已知的，那么存在对其间的值的精确解决方案：

$>e^{\mathrm{ja}}=\frac{1}{2}\frac{e^{j(a+d)}+e^{j(a-d)}}{\cos d}$>

此恒等式可用以确定两个其它已知正余弦端点34之间的正余弦端点34值。因此，以一对主正余弦端点34开始，在所述的一对主正余弦端点34之间可递归地应用以下等式以确定次正余弦端点34。接着，可在所述对中的两个主正余弦端点34中的一者与次正余弦端点34之间应用等式以确定另一正余弦端点34，且接着甚至在两个次正余弦端点34之间应用等式以确定又一次正余弦端点34，如下文所示(‘Δ’是角度‘x’的每一侧上的距离)。

$>\cos \left(x\right)=\frac{\cos (x-\Delta )+\cos (x+\Delta )}{2\cos \left(\Delta \right)}$>

可从这些递归计算来计算数个次正余弦端点34。此计算的特征在于置换成等式可依据cos(x₀)乘以下部系数及cos(x_n)乘以上部系数，导出次正余弦端点34中的每一者的等式当紧邻前一等式用以依据cos(x₀)及cos(x_n)导出次正余弦端点34时，将提供cos(x₀)项的基于正割的系数(即，上部系数)及cos(x_n)项的基于正割的系数(即，下部系数)。例如在紧邻的以下等式中展示当n＝8时，依据cos(x₀)及cos(x_n)提供cos(x₁)到cos(x₇)的导出及展平的等式。这些上部及下部系数可应用于正余弦端点34(即，cos(x+Δ)、cos(x-Δ)、sin(x+Δ)、sin(x-Δ))以依据cos(x₀)及cos(x_n)确定次正余弦端点34。

$>\cos \left(x_1\right)=[\frac{1}{2\cos \left(\Delta \right)}+\frac{1}{4\cos \left(2\Delta \right)\cos \left(\Delta \right)}+\frac{1}{8\cos \left(\Delta \right)\cos \left(2\Delta \right)\cos \left(4\Delta \right)}]\cos \left(x_0\right)+\frac{1}{8\cos \left(4\Delta \right)\cos \left(2\Delta \right)\cos \left(\Delta \right)}\cos \left(x_8\right)$>

$>\cos \left(x_2\right)=[\frac{1}{2\cos \left(2\Delta \right)}+\frac{1}{4\cos \left(2\Delta \right)\cos \left(4\Delta \right)}]\cos \left(x_0\right)+\frac{1}{4\cos \left(4\Delta \right)\cos \left(2\Delta \right)}\cos \left(x_8\right)$>

$>\cos \left(x_3\right)=[\frac{1}{4\cos \left(\Delta \right)\cos \left(4\Delta \right)}+\frac{1}{4\cos \left(\Delta \right)\cos \left(2\Delta \right)}+\frac{1}{8\cos \left(\Delta \right)\cos \left(2\Delta \right)\cos \left(4\Delta \right)}]\cos \left(x_0\right)+[\frac{1}{8\cos \left(4\Delta \right)\cos \left(2\Delta \right)\cos \left(\Delta \right)}+\frac{1}{4\cos \left(\Delta \right)\cos \left(4\Delta \right)}]\cos \left(x_8\right)$>

$>\cos \left(x_4\right)=\frac{1}{2\cos \left(4\Delta \right)}\cos \left(x_0\right)+\frac{1}{2\cos \left(4\Delta \right)}\cos \left(x_8\right)$>

$>\cos \left(x_5\right)=[\frac{1}{4\cos \left(\Delta \right)\cos \left(4\Delta \right)}+\frac{1}{8\cos \left(\Delta \right)\cos \left(2\Delta \right)\cos \left(4\Delta \right)}]\cos \left(x_0\right)+[\frac{1}{8\cos \left(\Delta \right)\cos \left(2\Delta \right)\cos \left(4\Delta \right)}+\frac{1}{4\cos \left(\Delta \right)\cos \left(2\Delta \right)}+\frac{1}{4\cos \left(\Delta \right)\cos \left(4\Delta \right)}]\cos \left(x_8\right)$>

$>\cos \left(x_6\right)=\frac{1}{4\cos \left(2\Delta \right)\cos \left(4\Delta \right)}\cos \left(x_0\right)+[\frac{1}{4\cos \left(2\Delta \right)\cos \left(4\Delta \right)}+\frac{1}{2\cos \left(2\Delta \right)}]\cos \left(x_8\right)$>

$>\cos \left(x_7\right)=\frac{1}{8\cos \left(\Delta \right)\cos \left(2\Delta \right)\cos \left(4\Delta \right)}\cos \left(x_0\right)+[\frac{1}{8\cos \left(\Delta \right)\cos \left(2\Delta \right)\cos \left(4\Delta \right)}+\frac{1}{4\cos \left(\Delta \right)\cos \left(2\Delta \right)}+\frac{1}{2\cos \left(2\Delta \right)}]\cos \left(x_8\right)$>

这些系数可预计算及存储于存储器中以供使用。举例来说，在下文表1中所示的这些系数的以下实例中，应注意仅上部系数或下部系数可需要被存储及用作校正值48，因为上部系数围绕中央索引值从相反索引值来看与下部系数相同，如下文表1中所示。因此，上部系数可用以提供下部系数，且下部系数可用以提供上部系数。

表1：校正值表

上文表1中的梯度值为使用布内门恒等式计算的精确值的线性内插。对于小间隔，线性内插值接近于上部系数值，但不足够接近以实现所要准确度。因此，可将校正值48(表1中的增量)计算为上部系数与梯度值之间的差。此外，因为上部及下部系数围绕中央值从相反端来看互为镜像，所以在校正查找表28中仅需要校正值48的一个集合，因为下部系数的对应校正值48的选择可通过反转选择校正值48的次序来进行选择。

校正查找表28可包含用于从校正查找表28提供校正值48的校正选择电路50。校正选择电路50选择与相位角的一侧上的主正余弦端点34相关的校正值48及与相位角的另一侧上的主正余弦端点34相关的校正值48。在一个实施例中，可基于相位输入22进行此确定。或者，可基于从点查找表26选择的主正余弦端点34进行此确定。

本文中进一步描述的转换器电路30从点查找表26接收主正余弦端点34且从校正查找表28接收校正值48。通过来自表及相位输入22的值，转换器电路30计算给定相位角的正余弦曲线值。

图5为具有低硬件成本及小查找表要求的高准确度正弦波产生的示范性设备(正余弦转换器12(2))的框图。在此图中，更详细展示转换器电路30。转换器电路30的组件可包含初级乘法器52、减法器54、次级乘法器56及初级加法器58。一旦从点查找表26中选择主正余弦端点34，且从校正查找表28中选择对应校正值48，正余弦端点34的正弦或余弦值及校正值48的对应对乘以初级乘法器52。在一个实施例中，实施两个初级乘法器52，每一初级乘法器52负责与正余弦端点34的正弦或余弦值及校正值48的对应对中的一者相乘。当计算正余弦曲线值的正弦值时，一个初级乘法器52将相位角的一侧上的正弦值与对应校正值48相乘，且其它初级乘法器52将相位角的另一侧上的正弦值与对应校正值48相乘。如果仅存在一个初级乘法器52，那么此过程连续地而非并行地发生，如在存在两个初级乘法器52时一样。

来自初级乘法器52的结果由减法器54彼此相减。由次级乘法器56将所得差与相位输入22相乘。接着，由初级加法器58将来自初级乘法器52的结果及来自次级乘法器56的结果及主正余弦端点34值中的一者相加在一起。在替代实施例中，还可由初级加法器58加上舍入位。初级加法器58的所得总和是给定相位角的正余弦曲线值的正弦或余弦曲线值，其取决于初级乘法器52中相乘的值是主正余弦端点34的正弦值还是余弦值。在至少已开始计算正余弦曲线值的正弦或余弦曲线值中的第一者之后，可开始计算正余弦曲线值中的另一值。

替代连续地计算正余弦曲线值的计算，可存在初级乘法器52、减法器54、次级乘法器56及初级加法器58的第二集合。此替代实施例可允许计算待并行计算的正余弦曲线值的正弦值及余弦值。

在此实例中，将单位圆32分段成从0到π/8的第一角度范围38。在所述角度范围中，单位圆32的恒等式给出预计算及存储于点查找表26中的十六个(16)主正余弦端点34(八个(8)正弦值及8个余弦值)。在横跨0到π/64弧度范围的在主正余弦端点34之间的预定义间隔36内，三十二个(32)校正值48被预计算及存储于校正查找表28中。θ表示相位角；表示在第一角度范围38内的等效于θ的角度；δ表示用以选择最接近校正值48的分角；是用于选择主正余弦端点34的函数；及bctable(δ)及bctable(π/64-δ)是用于选择校正值48的函数，正余弦曲线值的计算的数学表示如下：

图6为具有低硬件成本及小查找表要求的高准确度正弦波产生的示范性设备(正余弦转换器12(3))的框图。图6中的实施例可通过引入次正余弦端点34之间的线性内插而允许在计算正余弦曲线值时甚至更大的准确度。次正余弦端点34之间的角度可如此的小以致从精确正余弦曲线值的任何偏差可超出所要的准确度等级。为了并入次正余弦端点34之间的此线性内插，转换器电路30还可包含增量校正查找表60、三级乘法器62、次级加法器64及四级乘法器66。

增量校正查找表60含有来自校正查找表28的相关联的校正值48中的每一者之间的差。以校正选择电路50选择校正值48的相同方式由增量校正选择电路70从增量校正查找表60选择增量校正值68。

三级乘法器62等效地充当初级乘法器52，除了替代将主正余弦端点34值与校正值48相乘，三级乘法器62将主正余弦端点值34与相应增量校正值68相乘。如同初级乘法器52一样，可存在一个以上三级乘法器62。次级加法器64对三级乘法器62的结果与来自减法器54的所得差求和。由四级乘法器66将来自次级加法器64的所得总和与相位输入22相乘。在此实施例中，初级加法器58包含在其求和中来自四级乘法器66的结果。

如同计算正余弦曲线值的先前实施例一样，可连续地计算正弦曲线值及余弦曲线值，或可复制本文中陈述的结构，从而能够并行地计算所述值。

根据本文中所揭示的实施例的高准确度正余弦波及频率产生器可提供于任何基于处理器的装置中或集成到任何基于处理器的装置中。在无限制的情况下，实例包含机顶盒、娱乐单元、导航装置、通信装置、固定位置数据单元、移动位置数据单元、移动电话、蜂窝式电话、计算机、便携式计算机、桌上型计算机、个人数字助理(PDA)、监视器、计算机监视器、电视、调谐器、收音机、卫星收音机、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频光盘(DVD)播放器及便携式数字视频播放器。

就此方面，图7说明可使用频率产生器73的基于处理器的系统72的实例，所述频率产生器可类似例如图1中的频率产生器10。频率产生器73在此实例中为具有低硬件成本及小查找表要求的高准确度正弦波传输器，类似例如图1到4中所提供的频率产生器。在此实例中，基于处理器的系统72包含一或多个中央处理单元(CPU)74。频率产生器73在此实例中提供于CPU74中，但可提供于基于处理器的系统72中别处。CPU74可为主装置。CPU74耦合到系统总线80且可将基于处理器的系统72中包含的主装置及从装置互耦合。系统总线80可为总线互连。如所属领域的一般技术人员所熟知，CPU74通过经由系统总线80交换地址、控制及数据信息于这些其它装置通信。充当从装置的实例，CPU74可将总线事务请求传达给存储器控制器82。尽管图7中未进行说明，但可提供多个系统总线80，其中每一系统总线80构成不同组织架构。

其它主装置及从装置可连接到系统总线80。如图7中所说明，这些装置可包含存储器系统84、一或多个输入装置86、一或多个输出装置88、一或多个网络接口装置90及一或多个显示控制器92作为实例。输入装置86可包含任何类型的输入装置，包含但不限于输入键、开关、语音处理器等。输出装置88可包含任何类型的输出装置，包含但不限于音频、视频、其它视觉指示器等。网络接口装置90可为经配置以允许将数据交换到网络94及从网络94交换数据的任何装置。网络94可为任何类型的网络，包含但不限于有线或无线网络、专用或公用网络、局域网(LAN)、广域网(WLAN)及因特网。网络接口装置92可经配置以支持所要的任何类型的通信协议。存储器系统84可包含一或多个存储器单元96。仲裁器98可提供于系统总线80与耦合到系统总线80的主及从装置(例如，提供于存储器系统84中的存储器单元96)之间。

CPU74还可经配置以经由系统总线80存取显示控制器92以控制发送到一或多个显示器100的信息。显示控制器92经由一或多个视频处理器102将待显示的信息发送到显示器100，所述视频处理器将待显示的信息处理成适用于显示器100的格式。显示器100可包含任何类型的显示器，包含但不限于阴极射线管(CRT)、液晶显示器(LCD)、等离子体显示器等。

CPU74及显示控制器92可充当主装置以经由系统总线80对仲裁器98作出存储器存取请求。CPU74及显示控制器92内的不同线程可对仲裁器98作出请求。

所属领域的技术人员将进一步了解到，结合本文中所揭示的实施例描述的各种说明性逻辑块、模块、电路及算法可实施为电子硬件、存储于存储器中或另一计算机可读媒体中且由处理器或其它处理装置执行的指令或两者的组合。本文中所描述的仲裁器、主装置及从装置可体现于任何电路、硬件组件、集成电路(IC)或IC芯片(作为实例)中。本文中揭示的存储器可为任何类型及大小的存储器，且可经配置以存储所要的任何类型的信息。为清楚说明此互换性，上文已大致关于其功能性而描述了各种说明性组件、块、模块、电路及步骤。如何实施所述功能性取决于特定应用、设计选择及/或施加于整个系统的设计约束。所属领域的技术人员可针对每一特定应用以不同方式来实施所描述的功能性，但所述实施方案决策不应被解释为会导致脱离本发明的范围。

可使用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其经设计以执行本文中所描述的功能的任何组合来实施或执行结合本文中所揭示的实施例而描述的各种说明性逻辑区块、模块和电路。处理器可以是微处理器，但在替代方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合，例如，DSP与微处理器的组合、多个微处理器的组合、一或多个微处理器与DSP核心的联合，或任何其它此配置。

本文中所揭示的实施例可体现于硬件中及体现于存储于硬件中的指令中，且可驻存在例如随机存取存储器(RAM)、快闪存储器、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、硬磁盘、可装卸磁盘、CD ROM或此项技术中已知的任何其它形式的计算机可读媒体中。示范性存储媒体耦合到处理器以使得处理器可从存储媒体读取信息，及将信息写入到存储媒体。在替代方案中，存储媒体可与处理器成一体式。处理器及存储媒体可驻存在ASIC中。ASIC可驻存在远程站中。在替代方案中，处理器及存储媒体可作为离散组件驻存在远程站、基站或服务器中。

还应注意，描述本文中的示范性实施例中的任一者中所描述的操作步骤以提供实例及论述。所描述的操作可按众多不同序列而非所说明的序列执行。此外，单个操作步骤中描述的操作实际上可按数个不同步骤执行。另外，可组合示范性实施例中所论述的一或多个操作步骤。应理解，流程图中所说明的操作步骤可经受众多不同修改，如所属领域的技术人员将易于显见。所属领域的技术人员也将理解，可使用多种不同技术和技艺中的任一者来表示信息和信号。举例来说，可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在以上描述中始终参考的数据、指令、命令、信息、信号、位、符号及码片。

本发明的先前描述经提供以使所属领域的技术人员能够制造或使用本发明。所属领域的技术人员将容易了解对本发明的各种修改，且本文中界定的一般原理可应用于其它变化而不背离本发明的精神或范围。因此，不希望本发明限于本文中描述的实例和设计，而是赋予其与本文中揭示的原理和新颖特征相一致的最广范围。