用于高速隔离SPI通信的集成延迟时钟

摘要

本发明涉及用于高速隔离SPI通信的集成延迟时钟。一种系统可以包括多个隔离器，隔离器越过隔离势垒传送数据信号，一个信号包括时钟信号。可以包括延迟电路，延迟电路接收时钟信号并且提供延迟时钟信号，所述延迟时钟信号按表示越过所述隔离势垒的延迟的量滞后于所述时钟信号。可按越过隔离势垒的往返传播延迟来延迟延迟时钟信号。延迟时钟信号可用作读取通过隔离势垒发送的数据的基准。

说明书

技术领域

本申请的主题涉及串行通信，尤其涉及隔离串行外围设备接口总线 （SPI）通信。

背景技术

SPI通信涉及经由通信信道顺序地一次一位地发送数据。使用SPI通 信的装置以主/从构造操作，其中主装置发起与一个或多个从设装置的通 信。数据基于主装置产生的时钟信号而在主装置和从装置之间移动。利用 作为时钟信号作为基准，主装置一次将一位数据发送到从装置。从装置读 取由主装置发送的数据位，并且一次将一位数据发回到主装置。利用所产 生的时钟信号作为基准，主装置读取由从装置发送的数据位。

典型地，主装置和从装置在时钟的一次变换（例如，上升沿）时通过 通信信道发送数据并且在时钟的相反变换（例如，下降沿）时读取数据。 因此，通过主装置产生的时钟确定装置之间的通信的最大带宽。然而，与 自主装置发送数据到从装置相关联的传播延迟以及与自从装置发送数据 到主装置相关联的传播延迟对于通信速度施加了限制。如果往返传播延迟 接近或超过了时钟周期的一半，则需要降低时钟速度，从而减小通信带宽。

当在隔离SIP通信中隔离装置用作通信信道的部分时，带宽进一步减 小。与隔离装置相关联的附加延迟，在一些情况下会是主装置和从装置之 间的占优延迟分量，对于需要高系统带宽的系统设计者提出了大的难题。 已经提出了产生与通过隔离信道发送的在从装置侧的返回数据同步的基 准时钟的方法。然而，这些方法使用附加的隔离信道来发送基准时钟，这 耗用了系统中的空间和功率。

因此，本领域中对于高速隔离SPI通信系统和方法存在需求。

附图说明

为了能够理解本发明的特征，下面描述了多幅图。然而，应当注意的 是，随附的附图仅图示出公开的特定实施方案，因此不视为对其范围的限 制，因为本发明可涵盖其它等同有效的实施方案。

图1示出了根据本发明的实施方案的隔离主/从SPI通信系统。

图2示出了根据本发明的实施方案可以在主装置与从装置之间交换的 示例性的数据信号。

图3示出了可以在主装置和从装置之间交换的示例性的数据信号。

图4示出了根据本发明的另一实施方案的隔离主/从SPI通信系统。

具体实施方式

本公开的实施方案可以提供高速隔离SPI通信系统和方法。系统可以 包括多个隔离器，多个隔离器将数据信号越过隔离势垒传送，一个信号包 含时钟信号。可以包括延迟电路，延迟电路接收时钟信号并且提供延迟时 钟信号，延迟时钟信号按表示越过隔离势垒的延迟的量滞后于所述时钟信 号。可以按通过隔离势垒的往返传播延迟来延迟延迟时钟信号。延迟时钟 信号可用作读取通过隔离势垒发送的数据的基准。

图1示出了根据本发明的实施方案的隔离主/从SPI通信系统100。通 信系统100可以包括SPI通信信道110，主装置120和从装置130通过SPI 通信信道通信。通信信道110可以包括提供主装置120与从装置130之间 的隔离的隔离装置112。隔离装置112可包括将主装置120与从装置130 耦合的多个隔离器114.1-114.4，以及将时钟信号SCLK的延迟时钟信号 DSCLK提供给主装置120的延迟电路116。隔离器114.1-114.4可以包括 变压器、电容器、光电子隔离装置以及基于磁致电阻的隔离装置中的一个 或多个。

主装置120可以包括经由通信信道110的数据线路和隔离装置112与 从装置130的相应的输入和输出耦合的输入和输出。主装置120与从装置 之间的数据线路可以包括从选择（SS）数据线路、串行时钟（SCLK）数 据线路、主输出从输入（MOSI）数据线路、以及主输入从输出（MISO） 数据线路。延迟时钟（DSCLK）数据线路可包含在主装置120与隔离装置 112之间。

为了与从装置130通信，主装置120可以通过SS数据线路发送从选 择信号以选择从装置130。在一个实施方案中，可响应于逻辑低信号或下 降沿来选择从装置130。

主装置120还可以产生时钟信号并且通过SCLK将时钟信号发送到从 装置130。时钟信号SCLK可由主装置120和从装置130用作通过MOSI 和MISO数据线路发送和/或接收数据的基准。例如，在时钟信号SCLK的 每个时钟周期内，主装置120可以通过MOSI数据线路将数据位发送到从 装置130，并且从装置130可以通过MISO数据线路将数据位发送到主装 置120。主装置120和从装置130可以在时钟的一次变换（例如，上升沿） 时通过通信信道110发送数据并且在时钟SCLK的相反变换（例如，下降 沿）时从通信信道110读取数据。在其它实施方案中，相同类型的变换（例 如，上升沿和下降沿之一）可用作通过通信信道110发射和接收数据的基 准。如下文更详细讨论的，主装置120可以利用延迟时钟DSCLK作为基 准（例如，使用上升沿和下降沿之一）来从通信信道110读取数据。因此， 时钟信号SCLK的频率可以确定主装置120与从装置130之间的通信的带 宽。

隔离装置112可以提供主装置120与从装置130之间的隔离势垒。隔 离势垒可以限定用于主装置120和从装置130的单独的电压域，包括单独 的电压源和地。

隔离装置112可以在由隔离器114.1-114.4形成的隔离势垒的第一侧与 隔离势垒的第二侧之间提供多个隔离信道。隔离装置12可以包括在由隔 离器114.1-114.4形成的隔离势垒的第一侧上的第一组连接。第一组连接可 以用于接收信号和发送信号到主装置120。可以在由隔离器114.1-114.4形 成的隔离势垒的第二侧上提供第二组连接。第二组连接可用于发送信号到 从装置130以及接收来自从装置130的信号。在图1所示的实施方案中， 隔离器114.1-114.4可以支持隔离势垒的第一侧与隔离势垒的第二侧之间 的单向通信。每个数据线路可与单独的隔离器114.1-114.4耦合。其它实施 方案可以包括经由一个或多个隔离信道的双向通信（图1中未示出）。虽 然图1中没有显示，隔离装置112可以包括对越过隔离势垒传送的信号进 行编码和/或译码的电路。每个隔离器114.1-114.4可以包括在隔离势垒的 一侧的编码器以及在隔离势垒的另一侧的译码器。

图1所示的隔离装置112可以包括将延迟时钟DSCLK提供给主装置 120的延迟电路116。延迟时钟DSCLK提供主装置120读取从装置130接 收到的数据的基准。延迟时钟DSCLK可以相同的时钟频率SCLK提供， 但是可按预定延迟滞后于时钟SCLK。在隔离势垒的主侧产生时钟允许延 迟电路116产生精确的时钟信号，而无需在通过从装置130从隔离势垒的 一侧获得时钟信号时所使用的复杂的编码译码电路。延迟电路116可以制 作在与隔离器114.1-114.4相同的集成芯片上。

图2示出了根据本公开的实施方案可以在隔离势垒的主侧与隔离势垒 的从侧之间交换的示例性的数据信号200。图2示出了参考图1所示的隔 离SPI通信系统的传播延迟210通过主装置120和从装置130发送和接收 的信号的时序。如图2所示，主装置120使用时钟SCLK作为将数据发送 到从装置的基准并且使用延迟时钟DSCLK作为自从装置读取数据的基 准。因为主装置120使用不同的时钟信号来发送和读取数据，所以与常规 系统相比系统的时钟SCLK和带宽能够增加。使用主装置120从信道读取 数据的不同的时钟信号（例如，延迟时钟DSCLK），使得去除了数据必须 基于主时钟（例如，时钟SCLK）可用的约束。

传播延迟210可由于在主装置120、隔离装置112和从装置130处的 多种因素引起。传播延迟210可以包括但不限于：自主到从方向212的隔 离装置延迟，自从到主方向214的隔离装置延迟，时钟追踪延迟216、主 侧延迟218和从侧延迟220。每种延迟可基于操作参数和/或装置的状况而 改变。隔离装置112的往复传播延迟可以包括自主到从方向212的隔离装 置延迟以及自从到主方向214的隔离装置延迟。隔离装置112的往复传播 延迟可对应于沿第一方向通过MOSI数据线路发送的数据的传播延迟以及 沿相反方向通过MISO数据线路发送的数据的传播延迟。自主到从方向212 的隔离装置延迟可以包括与对主装置通过隔离信道发送的数据进行编码、 通过对应的隔离器发送编码数据，以及对编码数据进行译码相关联的延 迟。自从到主方向214的隔离装置延迟可以包括与对从装置通过隔离信道 发送的数据进行编码、通过对应的隔离器发送编码数据以及对编码数据进 行译码相关联的延迟。由包括相应的隔离器114.1-114.4的各信道引起的延 迟会由于隔离器114.1-114.4和/或关联电路的不同特性而不同。主侧延迟 218和从侧延迟220可以包括由于隔离装置112之外的部件或条件引起的 延迟。

如图2所示，主装置可以在时钟SCLK的第一边沿S1（例如，上升沿） 将数据MOSI（主）发送到从装置，并且可以在延迟时钟信号DSCLK的 第二边沿S2（例如，下降沿）读取由从装置发送的数据MISO（从）。从 装置130可以接收来自主装置120的数据MOSI（从）连同时钟信号SCLK （从）并且将数据MISO（从）发送到主装置120。如果在延迟时钟信号 DSCLK的第二边沿S2之前接收到数据MISO（主），则主装置120能够读 取由从装置130接收到的数据MISO（主）。

显示延迟时钟信号DSCLK按总传播延迟210的部分滞后于时钟信号 SCLK。如图2所示，延迟时钟信号DSCLK可以按由于隔离装置112引起 的往复传播延迟滞后于时钟信号SCLK。往复传播延迟可以包含隔离装置 112自主到从方向212的延迟以及隔离装置112自从到主方向214的延迟。 不是由于隔离装置112的往复传播延迟引起的传播延迟（例如，时钟追踪 延迟216、主侧延迟218和从侧延迟220）可用于设定时钟信号SCLK的 频率。这种在隔离装置112之外的传播延迟可用于设定时钟SCLK的半周 期。

由于时钟SCLK的延迟电路116产生的延迟可至少设定成由于隔离装 置112引起的往复传播延迟。往复传播延迟可至少包含隔离装置112自主 到从方向212的延迟以及隔离装置自从到主方向214的延迟。如果由于隔 离装置沿两个方向的延迟近似相同，则由于时钟SCLK的延迟电路116产 生的延迟可设定成至少为隔离器114.1-114.4在一个方向上的延迟的两倍。

包括延迟电路116允许增加时钟SCLK的频率，以及因此增加带宽。 不同于提供从隔离势垒的从侧到隔离势垒的主侧路由的附加时钟信号的 尝试，图1所示的实施方案不需要提供附加时钟信号的附加的隔离信道和 /或附加的编码器和译码器电路。图1所示的实施方案简化了隔离装置112， 因为无需可能需要与其它隔离信道良好匹配的附加的隔离信道，并且无需 复杂的编码器和译码器电路。因此，图1所示的实施方案可提供区域和功 率高效的系统。

通过延迟电路116提供的延迟可基于隔离装置112的特性来预先设定。 例如，延迟电路116可以包括在生产测试过程中编程的修整延迟元件。通 过延迟电路116提供的延迟可基于隔离装置112的操作参数来动态地调节。 动态地调节延迟可以补偿由于操作条件的变化引起的系统的传播延迟的 变化。例如，延迟电路116可以包括监控隔离势垒的主侧上的电源和/或隔 离势垒的从侧上的电源以及基于其值的变化来设定延迟的电路。监控隔离 势垒的一侧上电源的变化可以提供隔离势垒的对应侧上的传播延迟的变 化。在其它实施方案中，延迟电路116可以监控系统的一个或多个位置上 （例如，隔离装置112中的隔离势垒的一侧）的温度变化并且基于温度变 化来调节延迟时钟DSCLK的延迟。

虽然在图2中时钟SCLK的上升沿用作发送数据的基准并且延迟时钟 DSCLK的下降沿用作从通信信道接收数据的基准，但是时钟SCLK和延 迟时钟DSCLK的其它配置可用于通过通信信道发送和接收数据。例如， 仅时钟SCLK和延迟时钟DSCLK两者的上升沿可用作通过通信信道发送 和接收数据的基准。在其它实施方案中，仅时钟SCLK和延迟时钟DSCLK 两者的下降沿可用作通过通信信道发送和接收数据的基准。

图3图示出可以在不具有图1所示的延迟电路的情况下在主装置与从 装置之间交换的示例性的数据信号。图3示出了参考隔离SPI通信系统的 传播延迟310通过主装置和从装置发送和接收的信号的时序。如图3所示， 因为时钟信号SCLK的频率基于总传播延迟310，所以系统的传播延迟310 对通信系统的带宽施加了限制。与图2所示的时钟SCLK的频率相比较， 图3所示的时钟SCLK的频率减小，因为时钟SCLK通过主装置用作通过 通信信道发送和接收数据的基准。

传播延迟310可以包括自主到从方向312的隔离装置延迟、自从到主 方向314的隔离装置延迟、时钟追踪延迟320、主侧延迟318和从侧延迟 316。每种延迟可以基于装置的操作参数和/或条件而变化。

如图3所示，主装置在时钟SCLK的第一边沿S1（例如，上升沿）将 数据发送到从装置并且在时钟信号SCLK的第二边沿S2（例如，下降沿） 读取由从装置发送的数据。为了使主装置能够在时钟信号SCLK的第二边 沿S2读取到达MISO数据线路上的数据，时钟SCLK需要设定成使得时 钟SCLK的半周期至少等于传播延迟310（即，在时钟SCLK周期的一半 中必须发生数据的往复传播）。这确保了在时钟SCLK的第二边沿S2之前 在主装置MISO（主）处接收到来自从装置MISO（从）的数据。如图3 所示，由于隔离装置引起的延迟导致显著限制了时钟的频率。

虽然在图3中时钟SCLK的半周期别设定成至少传播延迟310，但是 图2中的时钟SCLK的半周期可减小并且设定成仅为总传播延迟210的部 分。例如，时钟SCLK的半周期可设定成主侧延迟312、时钟追踪延迟316 和从侧延迟320。此外，图1所示的实施方案的时钟SCLK的半周期可基 于系统的操作要求来调节。

将延迟时钟DSCLK提供给主装置120以便用作从通信信道读取数据 的基准可允许从系统中去除由于隔离装置112造成的延迟惩罚。使用图1 所示的系统，时钟信号SCLK的频率可仅受由于隔离装置112之外的部件 和/或条件引起的传播延迟限制。

图4示出了根据本公开的另一实施方案的隔离主/从SPI通信系统400。 通信系统400可以包括通过SPI通信信道410进行通信的主装置420和从 装置430。主装置420可以提供控制数据移动的时钟信号SCLK，并且延 迟电路450可以将延迟时钟信号DSCLK提供给主装置120以控制由主装 置420接收到的数据的采样。通信信道410可以包括隔离装置412，以提 供主装置420与从装置430之间的隔离。隔离装置412可以包括将主装置 420与从装置430耦合的多个隔离器414。

图4所示的实施方案可以包括设置在隔离装置412之外的延迟电路 450。在其它实施方案中，延迟电路450可以制作在与主装置420（例如， 微处理器）相同的集成芯片上。

主装置420可以包括经由通信信道410的数据线路和隔离装置412与 从装置430的相应的输入和输出耦合的输入和输出。主装置420与从装置 之间的数据线路可以包括从选择（SS）数据线路、串行时钟（SCLK）数 据线路、主输出从输入（MOSI）数据线路、以及主输入从输出（MISO） 数据线路。延迟时钟（DSCLK）数据线路可以包含在主装置420与从装置 412之间。

为了与从装置430通信，主装置420可以通过SS数据线路发送从选 择信号以选择从装置430。在一个实施方案中，可响应于逻辑低信号或下 降沿来选择从装置430。

主装置420可以产生时钟信号并且通过SCLK数据线路将时钟信号发 送到从装置430。时钟信号SCLK可由主装置420和从装置430用作通过 MOSI和MISO数据线路发送和/或接收数据的基准。例如，在时钟信号 SCLK的每个时钟周期中，主装置420可以通过MOSI数据线路将数据位 发送到从装置430，并且从装置430可以通过MISO数据线路将数据位发 送到主装置420。主装置420和从装置430可以在时钟的一次变换（例如， 上升沿）时通过通信信道410来发送数据并且在时钟SCLK的相反变换（例 如，下降沿）时从通信信道410读取数据。在其它实施方案中，相同类型 的变换（例如，上升沿和下降沿之一）可用作通过通信信道410发送和接 收数据的基准。如上文结合图1更详细讨论的，主装置420可以利用延迟 时钟DSCLK作为基准（例如，使用上升沿和下降沿之一）来从通信信道 410读取数据。这样，时钟信号SCLK的频率可以确定主装置420与从装 置430之间的通信的带宽。

隔离装置412可以提供主装置420与从装置430之间的隔离势垒。隔 离势垒可以限定用于主装置420和从装置430的单独的电压域，包括单独 的电压源和地。隔离器414.1-414.4可以包括变压器、电容器、光电子隔离 装置或基于磁致电阻的隔离装置中的一个或多个。

隔离装置412可以在由隔离器414.1-414.4形成的隔离势垒的第一侧与 隔离势垒的第二侧之间提供多个隔离信道。隔离装置412可以包括在由隔 离器414.1-414.4形成的隔离势垒的第一侧上的第一组连接。第一组连接可 以用于接收信号以及将信号发送到主装置420。可以在隔离器414.1-414.4 形成的隔离势垒的第二侧上提供第二组连接。第二组连接可用于将信号发 送到从装置430以及接收来自从装置430的信号。在图4所示的实施方案 中，隔离器414.1-414.4可以支持隔离势垒的第一侧与隔离势垒的第二侧之 间的单向通信。每个数据线路可与单独的隔离器414.1-414.4耦合。其它实 施方案可以包括通过一个或多个隔离信道的双向通信（图4中未示出）。 虽然在图4中未示出，隔离装置412可以包括对越过隔离势垒传送的信号 进行编码和/或译码的电路。每个隔离器414.1-414.4可以包括在隔离势垒 的一侧的编码器以及在隔离势垒的另一侧的译码器。

延迟电路450可以基于隔离装置412的参数来提供延迟。例如，通过 延迟电路450产生的延迟可设定成至少是由于隔离装置412引起的往复传 播延迟。由延迟电路450提供的延迟可在生产测试期间基于隔离装置412 的特性来预先设定。在其它实施方案中，延迟电路450的延迟可基于隔离 装置412和/或主装置420所提供的控制信号CTRL来设定。控制信号CTRL 可以提供基于系统中的操作参数或变化来调节延迟的请求。在其它实施方 案中，控制信号CTRL可以提供系统中的操作参数（例如，电压和/或温度） 或者变化，并且延迟电路450利用该信息来调节延迟时钟信号DSCLK的 延迟。

在其它实施方案中，由隔离装置412提供的控制信号CTRL可以发送 存储在隔离装置412中关于应当由延迟电路450产生的延迟量或者由隔离 装置412引起的传播延迟量的信息。例如，在对隔离装置412进行制造或 测试时，该信息可以通过制造商存储在隔离装置412中。

虽然结合SPI通信讨论的上面的实施方案，但是上述实施方案的原理 可应用于经过隔离势垒的其它类型的通信。例如，上述实施方案可用于利 用隔离势垒的任何并行总线通信。另外，虽然上述实施方案是参考四线系 统讨论的，但是原理可应用于三线系统或两线系统。例如，在三线系统中， 从选择数据线路可以省去。在两线系统中，时钟可通过一个信道提供给从 装置，并且从装置可以通过第二信道将数据提供给主装置。在其它实施方 案中，第二信道可以是双向信道，允许主装置发送数据到从装置以及从装 置发送数据到主装置。

在上面的说明中，为了说明的目的，已经阐述了多方面的具体细节来 提供对发明构思的全面理解。作为该说明书的部分，为避免使本发明不清 晰，以框图形式示出了一些结构和装置。在说明书中提到“一个实施方案”、 或“实施方案”表示结合该实施方案所描述的特定的特征、结构或特性包 含在本发明的至少一个实施方案中，并且多次提到“一个实施方案”、或 “实施方案”不应理解为必然都是指同一实施方案。

本文所描述的上述操作中的一个或多个可以存储在存储介质上的计 算机程序来实施，存储介质具有规划使系统执行操作的指令。存储介质可 以包括但不限于任何类型的磁盘，包括软盘、光盘、压缩盘只读存储器 （CD-ROM）、压缩盘可重写（CD-RW）以及磁光盘、半导体装置，诸如 只读存储器（ROM），诸如动态和静态RAM的随机存取存储器（RAM）， 可擦除可编程只读存储器（EPROM）、电可擦除可编程只读存储器 （EEPROM）、快擦写存储器、磁卡或光卡，或者适合于存储电子指令的 任何类型的介质。其它实施方案可实现为由可编程控制装置执行的软件模 块。

如在本公开的任何实施方案中所使用的，“电路“可以包括例如，单 独的或者以任意组合的，模拟电路、数字电路、硬接线电路、可编程电路、 状态机电路、和/或存储由可编程电路执行的指令的固件。而且，在本文的 任何实施方案中，电路可具体实施为一个或多个集成电路、和/或形成一个 或多个集成电路的部分。

虽然本文所图示和描述的方法包括一系列步骤，将理解的是本公开的 不同实施方案不受图示的步骤次序限制，因为一些步骤会按不同的次序发 生，一些步骤与除了本文图示和描述的步骤之外的其它步骤同时发生。另 外，并不需要所有图示的步骤来实施依照本发明的方法。而且，将理解的 是，可以与本文图示和描述的装置和系统相关联地以及与未图示的其它系 统相关联地来实施处理。

将理解的是，在任何实际实施方式的开发中（如在任何开发项目中）， 必须做出多方面决策来达到开发者的具体目标（例如，遵守系统和商业相 关限制），并且这些目标将因不同的实施方式而变化。还将理解的是，这 些开发努力可能是复杂的和耗时的，但是尽管如此将是获益于本公开的本 领域普通技术人员所承担的例行程序。