时钟脉冲数据恢复电路模块及数据恢复时钟脉冲产生方法

摘要

本发明提供一种时钟脉冲数据恢复电路模块，包括时钟脉冲数据恢复电路、频率比较电路以及信号检测电路。时钟脉冲数据恢复电路用以根据输入信号及时钟脉冲信号来输出数据恢复串流及数据恢复时钟脉冲。频率比较电路耦接至时钟脉冲数据恢复电路。频率比较电路用以比较数据恢复时钟脉冲及时钟脉冲信号之间的频率差值，以根据比较结果来调整时钟脉冲信号的频率。信号检测电路耦接至频率比较电路。信号检测电路用以接收并检测输入信号，并且根据检测结果来决定是否启动频率比较电路。另外，一种数据恢复时钟脉冲产生方法也被提出。

说明书

技术领域

本发明是有关于一种数据处理电路及信号产生方法，且特别是有关于一 种时钟脉冲数据恢复电路模块及数据恢复时钟脉冲产生方法。

背景技术

一般而言，在数据传输界面的信号接收端，通常会配置时钟脉冲数据恢 复电路，其会依据数据恢复时钟脉冲来恢复所接收的输入信号，而产生重新 计时过的(retimed)数据串流。在某些特定的规格中，为确保时钟脉冲数据 恢复电路所恢复的数据的准确性，重新计时过的数据串流的抖动(jitter)不能过 大。因此，在信号接收端，搭配锁相环所使用的振荡器通常是晶体振荡器， 以满足准确性的要求。此晶体振荡器所产生的参考时钟脉冲的频率相较于输 入信号的频率的误差必须小于某个范围内。以第三代通用串行总线(Universal  Serial Bus3.0；USB3.0)的规格为例，参考时钟脉冲的频率与输入信号的频率 之间的误差必须小于300ppm(注：一ppm等于百万分之一)。虽然商用的 晶体振荡器可产生频率误差低于正负100ppm的时钟脉冲信号，而可作为理 想的时钟脉冲信号源，但这种晶体振荡器的价格昂贵，且会占据较大的电路 板空间。

为了节省成本与电路板空间，现有技术提出了利用自动追踪(auto-tracking) 数据恢复时钟脉冲频率的方式来提供锁相环准确性高的参考时钟脉冲。然而， 此种方式在USB建立通信连接(link)的过程中，或者处于低功率模式(low  power mode)操作时，若仍持续追踪数据恢复时钟脉冲，将容易降低参考时钟 脉冲频率的准确性。

发明内容

本发明提供一种时钟脉冲数据恢复电路模块，可动态决定是否进行频率 追踪(tracking)。

本发明提供一种数据恢复时钟脉冲产生方法，可根据输入信号来决定是 否产生数据恢复时钟脉冲。

本发明提供一种时钟脉冲数据恢复电路模块，包括一时钟脉冲数据恢复 电路、一频率比较电路以及一信号检测电路。时钟脉冲数据恢复电路用以根 据一输入信号及一时钟脉冲信号来输出一数据恢复串流及一数据恢复时钟脉 冲。频率比较电路耦接至时钟脉冲数据恢复电路。频率比较电路用以比较数 据恢复时钟脉冲及时钟脉冲信号之间的频率差值，以根据一比较结果来调整 时钟脉冲信号的频率。信号检测电路耦接至频率比较电路。信号检测电路用 以接收并检测输入信号，并且根据检测结果来决定是否启动频率比较电路。

在本发明一实施例中，上述的信号检测电路包括一第一频率检测单元以 及一第二频率检测单元。第一频率检测单元用以接收并检测输入信号是否包 括一第一频率的数据。第二频率检测单元用以接收并检测输入信号是否包括 一不小于一第二频率的数据。第二频率大于第一频率。

在本发明一实施例中，当信号检测电路检测到输入信号包括不小于第二 频率的数据时，启动频率比较电路。

在本发明一实施例中，当信号检测电路检测到输入信号包括第一频率的 数据时，不启动频率比较电路。

在本发明一实施例中，上述的输入信号包括一电气闲置状态。当信号检 测电路检测到输入信号处于电气闲置状态时，不启动频率比较电路。

在本发明一实施例中，上述的时钟脉冲数据恢复电路包括一时钟脉冲恢 复电路以及一数据恢复电路。时钟脉冲恢复电路用以根据输入信号及时钟脉 冲信号来产生数据恢复时钟脉冲。数据恢复电路用以根据输入信号来产生数 据恢复串流。

在本发明一实施例中，上述的时钟脉冲恢复电路包括一时钟脉冲产生电 路以及一频率产生电路。时钟脉冲产生电路耦接至频率产生电路。时钟脉冲 产生电路用以根据输入信号及时钟脉冲信号来产生数据恢复时钟脉冲。频率 产生电路耦接至频率比较电路。频率产生电路用以根据一参考时钟脉冲来产 生时钟脉冲信号。频率比较电路根据比较结果输出一控制信号，以调整频率 产生电路所产生的时钟脉冲信号的频率。

在本发明一实施例中，上述的频率产生电路包括一锁相环电路以及一参 考时钟脉冲产生电路。锁相环电路耦接至频率比较电路。锁相环电路受控于 控制信号，用以根据控制信号与参考时钟脉冲来产生时钟脉冲信号。参考时 钟脉冲产生电路耦接至锁相环电路。参考时钟脉冲产生电路用以产生并输出 参考时钟脉冲。

在本发明一实施例中，上述的时钟脉冲数据恢复电路输出数据恢复串流 及数据恢复时钟脉冲至一数据处理区块。数据处理区块包括一缓冲存储器电 路及一解码器电路。解码器电路用以解码数据恢复串流。缓冲存储器电路用 以存储数据恢复串流。频率比较电路耦接至缓冲存储器电路。当频率比较电 路被启动时，缓冲存储器电路输出数据恢复串流至解码器电路。

在本发明一实施例中，上述的时钟脉冲数据恢复电路模块还包括一验证 电路。验证电路耦接至解码器电路，用以验证经过解码器电路解码的数据恢 复串流，并于发现数据恢复串流的错误比特超过一门槛值后，暂停频率比较 电路比较数据恢复时钟脉冲及时钟脉冲信号之间的频率差值的操作。

本发明提供一种数据恢复时钟脉冲产生方法，包括如下步骤。检测一输 入信号，以根据检测结果来决定是否比较一数据恢复时钟脉冲及一时钟脉冲 信号之间的频率差值。比较数据恢复时钟脉冲及时钟脉冲信号之间的频率差 值。根据数据恢复时钟脉冲及时钟脉冲信号的比较结果来调整时钟脉冲信号 的频率。

在本发明一实施例中，上述的数据恢复时钟脉冲产生方法还包括如下步 骤。根据输入信号及时钟脉冲信号来产生数据恢复时钟脉冲及数据恢复串流 至少其中之一。

在本发明一实施例中，上述的检测输入信号的步骤包括如下步骤。检测 输入信号是否包括一第一频率的数据。检测输入信号是否包括一不小于一第 二频率的数据。第二频率大于第一频率。

在本发明一实施例中，当检测到输入信号包括不小于第二频率的数据 时，执行比较数据恢复时钟脉冲及时钟脉冲信号之间的频率差值的步骤。

在本发明一实施例中，当检测到输入信号包括第一频率的数据时，不执 行比较数据恢复时钟脉冲及时钟脉冲信号之间的频率差值的步骤。

在本发明一实施例中，上述的输入信号包括一电气闲置状态。检测输入 信号的步骤包括检测输入信号是否处于电气闲置状态。当检测到输入信号处 于电气闲置状态时，不执行比较数据恢复串流及时钟脉冲信号之间的频率差 值的步骤。

在本发明一实施例中，上述的数据恢复时钟脉冲产生方法还包括根据一 参考时钟脉冲来产生时钟脉冲信号。调整时钟脉冲信号的频率的步骤包括根 据比较结果输出一控制信号，以调整时钟脉冲信号的频率。

在本发明一实施例中，上述的数据恢复时钟脉冲产生方法还包括如下步 骤。解码数据恢复串流。验证经过解码的数据恢复串流，并于数据恢复串流 的错误比特数超过一门槛值后，暂停比较数据恢复时钟脉冲及时钟脉冲信号 之间的频率差值。

基于上述，在本发明的范例实施例中，信号检测电路会根据是否检测到 输入信号的目标信号来不启动或启动频率比较电路，因此可动态决定是否要 进行频率追踪的操作。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合 附图作详细说明如下。

附图说明

图1A示出本发明一范例实施例的时钟脉冲数据恢复电路模块的概要方 块图；

图1B示出本发明一范例实施例的存储器存储装置的信号接收端的概要 方块图；

图2及图3分别示出本发明不同范例实施例的输入信号的概要波形图；

图4示出本发明另一范例实施例的存储器存储装置的信号接收端的概要 方块图；

图5示出本发明一范例实施例的数据恢复时钟脉冲产生方法的概要流程 图；

图6示出本发明另一范例实施例的数据恢复时钟脉冲产生方法的概要流 程图。

附图标记说明：

10：数据接收区块；

20：数据处理区块；

22：串行转并行电路；

24：缓冲存储器电路；

26：解码器电路；

100、400：时钟脉冲数据恢复电路模块；

110、410：时钟脉冲数据恢复电路；

112、412：时钟脉冲恢复电路；

118、418：数据恢复电路；

120、420：频率比较电路；

130、430：信号检测电路；

132：第一频率检测单元；

134：第二频率检测单元；

140：验证电路；

413：锁相环电路；

414：频率产生电路；

415：参考时钟脉冲产生电路；

416：时钟脉冲产生电路；

CLK：时钟脉冲信号；

CLK_REF：参考时钟脉冲；

CDR_CLK：数据恢复时钟脉冲；

CDR_DATA：数据恢复串流；

LFPS：低频率周期信号；

DATA：数据信号；

IN_DATA：输入信号；

EN：开关信号；

CTRL：控制信号；

S500、S510、S520、S530、S600、S610、S620、S630、S640、S650、S660： 方法步骤。

具体实施方式

以下提出多个实施例来说明本发明，然而本发明不仅限于所例示的多个 实施例。且实施例之间也允许有适当的结合。在本案说明书全文(包括权利要 求)中所使用的“耦接”一词可指任何直接或间接的连接手段。举例而言，若 文中描述第一装置耦接于第二装置，则应该被解释成该第一装置可以直接连 接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接 地连接至该第二装置。此外，“信号”一词可指至少一电流、电压、电荷、 温度、数据、或任何其他一或多个信号。

请参考图1A及1B，图1A示出本发明一范例实施例的时钟脉冲数据恢 复电路模块的概要方块图，图1B示出本发明一范例实施例的存储器存储装置 的信号接收端的概要方块图。本范例实施例的信号接收端的电路架构包括数 据接收区块10以及数据处理区块20。一般而言，当存储器存储装置通过数 据传输接口接收来自主机系统或其他元件所传输的输入信号IN_DATA时， 通常会利用数据接收区块10先对所输入的输入信号IN_DATA进行数据同步 的处理，其目的主要是为了使输入信号IN_DATA所搭载的数据信号可与信 号接收端的操作时钟脉冲同步，以避免后端的数据处理区块20在处理数据时 产生错误。

在本范例实施例中，数据接收区块10包括时钟脉冲数据恢复电路模块 100，用以使输入信号IN_DATA所搭载的数据信号与信号接收端的操作时钟 脉冲同步。本范例实施例的时钟脉冲数据恢复电路模块100包括时钟脉冲数 据恢复电路110、频率比较电路120以及信号检测电路130，如图1A所示。 图1B进一步揭露应用在数据接收区块10时，时钟脉冲数据恢复电路模块100 内部各电路区块的详细实施方式。具体而言，时钟脉冲数据恢复电路110用 以根据输入信号IN_DATA及其内部的时钟脉冲信号来产生数据恢复串流 CDR_DATA及数据恢复时钟脉冲CDR_CLK，分别输出给数据处理区块20 以及频率比较电路120。在此例中，时钟脉冲数据恢复电路110包括时钟脉 冲数据电路112及数据恢复电路118。时钟脉冲数据电路112可对输入信号 IN_DATA进行时钟脉冲恢复(clock recovery)的操作，以使数据恢复串流 CDR_DATA及数据恢复时钟脉冲CDR_CLK操作在较为正确的频率。

频率比较电路120耦接至时钟脉冲数据恢复电路110。频率比较电路120 用以比较数据恢复串流CDR_DATA及时钟脉冲恢复电路112内部的时钟脉 冲信号之间的频率差值，以根据比较结果来调整时钟脉冲信号的频率。在此 例中，时钟脉冲信号例如是由时钟脉冲恢复电路112内部的锁相环(phase lock  loop，PLL)电路区块所产生，而频率比较电路120可利用控制信号CTRL来 控制PLL电路区块，以调整其所产生的时钟脉冲信号的频率。在另一范例实 施例中，时钟脉冲恢复电路112内部的PLL电路区块也可以是独立于时钟脉 冲数据恢复电路110的一个电路模块。

信号检测电路130耦接至频率比较电路120。信号检测电路130用以检 测输入信号IN_DATA，并且根据检测结果来决定是否启动频率比较电路120 以对时钟脉冲信号的频率进行调整。在此例中，信号检测电路130利用开关 信号EN来禁能或使能频率比较电路120。

在本范例实施例中，输入信号IN_DATA例如主要可包括第一频率的数 据、不小于第二频率的数据与电气闲置状态。所述不小于第二频率的数据在 本范例实施例中是作为频率比较电路120追踪的目标。因此，当信号检测电 路130检测到输入信号IN_DATA中的目标信号时，会启动频率比较电路120， 以使其输出控制信号CTRL来调整时钟脉冲信号的频率。相对的，当信号检 测电路130检测到的是输入信号IN_DATA中的第一频率的数据，或输入信 号IN_DATA是处于电气闲置状态时，不会启动频率比较电路120，以避免输 入信号IN_DATA的第一频率的数据以及处于电气闲置状态的输入信号 IN_DATA作为频率比较电路120追踪的目标。其中，在本范例实施例中，此 第一频率是一小于第二频率的频率。

在本范例实施例中，信号检测电路130包括第一频率检测单元132及第 二频率检测单元134，彼此耦接，分别用以接收并检测输入信号IN_DATA是 否包括第一频率的数据及不小于第二频率的数据。在此例中，第一频率的数 据例如是输入信号IN_DATA的低频率周期信号LFPS(low frequency period  signal)，第一频率检测单元132可以是低频的静噪检测电路(squelch detector)。 第二频率成分例如输入信号IN_DATA的数据内容，其做为进行频率追踪时 的目标信号，其频率一般为5吉赫(Gigahertz，GHz)。因此，在本范例实施 例中，第二频率大于第一频率。第二频率检测单元134可以是高速静噪检测 电路，用以检测输入信号IN_DATA是否包括不小于第二频率的数据。

另一方面，在接收到输入信号IN_DATA、数据恢复串流CDR_DATA及 数据恢复时钟脉冲CDR_CLK之后，数据恢复电路118会根据输入信号 IN_DATA及数据恢复时钟脉冲CDR_CLK对数据恢复串流CDR_DATA进行 数据恢复(data recovery)的操作，并将处理后的数据恢复串流CDR_DATA传 输至串行转并行电路22。接着，串行转并行电路22将转成并行格式的数据 恢复串流CDR_DATA输出至缓冲存储器电路24存储。之后，数据恢复串流 CDR_DATA再输出至解码器电路26进行解码。

在另一范例实施例中，频率比较电路120也可控制缓冲存储器电路24的 存取操作。举例而言，频率比较电路120可控制缓冲存储器电路24在信号检 测电路130启动频率比较电路120后才输出数据恢复串流CDR_DATA至解 码器电路26进行解码。

在本范例实施例中，作为所述存储器存储装置的输入输出接口的传输接 口的标准包括串行高级技术附件(Serial Advanced Technology Attachment， SATA)标准、电气和电子工程师协会(Institute of Electrical and Electronic  Engineers，IEEE)1394标准、高速外设互联(Peripheral Component Interconnect  Express，PCI Express)标准、通用串行总线(Universal Serial Bus，USB)标准、 安全数码(Secure Digital，SD)接口标准、记忆棒(Memory Stick，MS)接口标准、 多媒体存储卡(Multi Media Card，MMC)接口标准、小型快闪(Compact Flash， CF)接口标准、集成式驱动电子接口(Integrated Device Electronics，IDE)标准 或其他适合的标准。

图2及图3分别示出本发明不同范例实施例的输入信号的概要波形图。 请参考图2及图3，在本范例实施例中，以USB3.0标准为例，输入信号 IN_DATA通常包括低频率周期信号LFPS(low frequency period signal)、数据 信号DATA以及电气闲置状态。低频率周期信号LFPS例如是输入信号 IN_DATA中具有第一频率的数据，其可以连续或不连续的方式分布在输入信 号IN_DATA中，分别如图2及图3所示。低频率周期信号LFPS为低频信号， 其周期大约介于20纳秒(nanosecond，ns)至100ns之间。在本范例实施例中， 数据信号DATA例如是输入信号IN_DATA中具有第二频率的数据，频率比 较电路120是以数据信号DATA做为进行频率追踪时的目标信号，其频率一 般为5吉赫(Gigahertz，GHz)。因此，当所述存储器存储装置在通信连接的 建立过程中，或者处于低功率模式时，输入信号IN_DATA会包括低频率周 期信号LFPS与电气闲置状态。本范例实施例的信号检测电路130会检测输 入信号IN_DATA的低频率周期信号LFPS与电气闲置状态，并且利用开关信 号EN来暂时不启动频率比较电路120，以维持频率追踪的准确性。

在此例中，开关信号EN为高电平时，用以启动频率比较电路120，反之， 开关信号EN为低电平时，用以不启动频率比较电路120，本发明并不加以限 制，在另一范例实施例中，低电平的开关信号EN也可用以启动频率比较电 路120，高电平的开关信号EN也可用以不启动频率比较电路120。此外，在 本范例实施例中，当频率比较电路120被启动时，信号检测电路130可被关 闭，以暂时停止运作。

此外，在本范例实施例中，时钟脉冲数据恢复电路模块100还包括验证 电路140。验证电路140也可用以暂停频率比较电路120的运作。具体而言， 若解码器电路26解码出的数据经验证电路140的检验后，验证电路140发现 经解码的数据恢复串流CDR_DATA的错误比特超过一门槛值时，此时可视 为数据恢复串流CDR_DATA遭受一噪声干扰。因此，为了防止原先追踪后 所得的稳定频率漂移，此时验证电路140也会将频率比较电路120暂停，以 此维持原有的时钟脉冲信号。

另外，在本发明一范例实施例中，时钟脉冲数据恢复电路模块100可应 用在有线连接通信系统(wire-linked communication system)中，而输入信号 IN_DATA可为串行(serial)数据串流，时钟脉冲数据恢复电路模块100可通过 单一通道接收输入信号IN_DATA。但本发明不以此为限，在另一范例实施例 中，时钟脉冲数据恢复电路模块100也可应用在一无线通信系统，而输入信 号IN_DATA也可为并行数据串流。

请参考图4，图4示出本发明另一范例实施例的存储器存储装置的信号 接收端的概要方块图，其进一步揭露时钟脉冲恢复电路412的内部架构。在 本范例实施例中，时钟脉冲恢复电路412包括时钟脉冲产生电路416以及频 率产生电路414。频率产生电路414包括锁相环电路413以及参考时钟脉冲 产生电路415。其中，在本范例实施例中，参考时钟脉冲产生电路415可为 哈特莱振荡器(Hartley Oscillator)、考毕兹振荡器(Colpitts Oscillator)、克拉普 振荡器(Clapp Oscillator)振荡器、相移振荡器、电阻电容振荡器(RC Oscillator)、 电感电容振荡器(LC Oscillator)或其他不为石英振荡器的振荡器。参考时钟脉 冲产生电路415耦接至锁相环电路413。参考时钟脉冲产生电路415用以产 生并输出参考时钟脉冲CLK_REF至锁相环电路413。其中，在本范例实施例 中，由于参考时钟脉冲产生电路415为一不具有石英振荡器的振荡器，故其 提供的时钟脉冲信号CLK较不精确，尚需利用时钟脉冲产生电路416由输入 信号IN_DATA中所获得的数据恢复时钟脉冲CDR_CLK经由频率比较电路 420对其进行校正，而后可自行产出较精确的时钟脉冲信号CLK。如此，即 便时钟脉冲恢复电路412未接收一具有数据信号DATA的输入信号 IN_DATA，也可产出精确的时钟脉冲信号CLK。锁相环电路413耦接至频率 比较电路420。锁相环电路413受控于控制信号CTRL用以根据参考时钟脉 冲CLK_REF来产生时钟脉冲信号CLK至时钟脉冲产生电路416。时钟脉冲 产生电路416耦接至频率产生电路414。时钟脉冲产生电路416用以根据时 钟脉冲信号CLK来对输入信号IN_DATA进行时钟脉冲恢复的操作，以产生 数据恢复时钟脉冲CDR_CLK。在此例中，为了使频率比较电路420可进行 自动频率追踪的操作，时钟脉冲产生电路416会将数据恢复时钟脉冲 CDR_CLK输出至频率比较电路420，作为比较的参考。

因此，在本发明的一范例实施例中，数据接收区块10接收输入信号 IN_DATA，信号检测电路430检测输入信号IN_DATA是否包括目标信号， 例如是否包括不小于第二频率的数据信号DATA。若是，信号检测电路430 启动频率比较电路420进行频率自动追踪的操作。另一方面，当输入信号 IN_DATA输入时，数据信号DATA会分别被传输至时钟脉冲恢复电路412 及数据恢复电路418，以产生数据恢复时钟脉冲CDR_CLK及数据恢复串流 CDR_DATA。另外，在本揭露中，锁相环电路413的时钟脉冲信号例如是利 用电阻电容振荡器(RC oscillator)来产生。时钟脉冲数据恢复电路模块400通 过频率比较电路420，利用数据恢复时钟脉冲CDR_CLK的频率来校正锁相 环电路413的时钟脉冲信号CLK。其校正方式包括调整锁相环电路413内部 的倍频器倍数或频率产生电路414的振荡频率，以使锁相环电路413产生一 个较为准确的时钟脉冲信号CLK。在数据接收区块10没有接收到数据信号 DATA时，时钟脉冲数据恢复电路模块400也可利用此较为准确的时钟脉冲 信号CLK来作为同步频率的信号。

图5示出本发明一范例实施例的数据恢复时钟脉冲产生方法的概要流程 图。请参考图1B及图5，在本范例实施例中，在步骤S500中，信号检测电 路130检测输入信号IN_DATA，以根据检测结果来决定是否比较数据恢复时 钟脉冲CDR_CLK及时钟脉冲信号CLK之间的频率差值。接着，在步骤S510 中，频率比较电路120比较数据恢复时钟脉冲CDR_CLK及时钟脉冲信号CLK 之间的频率差值。之后，在步骤S520中，频率比较电路120根据数据恢复时 钟脉冲CDR_CLK及时钟脉冲信号CLK的比较结果来调整时钟脉冲信号CLK 的频率。再次，在步骤S530中，时钟脉冲数据恢复电路110根据输入信号 IN_DATA及时钟脉冲信号CLK来产生数据恢复时钟脉冲CDR_CLK及数据 恢复串流CDR_DATA两者至少其中之一。

图6示出本发明另一范例实施例的数据恢复时钟脉冲产生方法的概要流 程图。请参考图1B及图6，在本范例实施例中，在步骤S600中，信号检测 电路130首先检测是否已接收到输入信号IN_DATA的目标信号。在此例中， 输入信号IN_DATA的目标信号例如是频率较高的第二频率成分，即图2或 图3的数据信号DATA。若检测到此目标信号，在步骤S610中，信号检测电 路130会启动频率比较电路120，以使频率比较电路120比较数据恢复时钟 脉冲CDR_CLK及时钟脉冲信号CLK之间的频率差值，进行频率追踪功能， 如步骤S620所示，从而在步骤S630中，频率比较电路120会根据比较结果 来调整时钟脉冲信号CLK的频率。接着，在步骤S660中，时钟脉冲数据恢 复电路110会根据输入信号IN_DATA及已调整的时钟脉冲信号CLK来产生 数据恢复串流CDR_DATA及数据恢复时钟脉冲CDR_CLK两者至少其中之 一。在此步骤中，已调整的时钟脉冲信号CLK较原先调整前的时钟脉冲信号 CLK为更准确的时钟脉冲信号。

此外，在另一范例实施例中，若解码器电路26解码出的数据经验证电路 140的检验后，验证电路140发现经解码的数据恢复串流CDR_DATA的错误 比特超过一门槛值时，此时可视为数据恢复串流CDR_DATA遭受一噪声干 扰。因此，为了防止原先追踪后所得的稳定频率漂移，此时验证电路140也 会将频率比较电路120暂停，以此维持原有的时钟脉冲信号。

另一方面，在步骤S600中，若信号检测电路130没有检测输入信号 IN_DATA的目标信号时，例如检测到非目标信号或电气闲置状态，在步骤 S640中，信号检测电路130不会启动频率比较电路120，以使频率比较电路 120停止工作，不进行频率追踪，如步骤S650所示。

另外，上述图5及图6揭露的范例实施例的数据恢复时钟脉冲产生方法 可以由图1A至图4实施例的叙述中获致足够的教示、建议与实施说明，因 此不再赘述。

综上所述，在本发明的范例实施例中，当信号检测电路检测到输入信号 中的目标信号时，会启动频率比较电路，以进行频率自动追踪的功能。反之， 当信号检测电路检测到非目标信号时，会暂时不启动频率比较电路，以维持 频率追踪的准确性。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对 其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通 技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改， 或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并 不使相应技术方案的本质脱离本发明各实施例技术方案的范围。