用于产生具有宽范围的扩频因子的一对正交集的方法和设备

摘要

本发明公开了一种在过载扩展频谱系统中构造集间相关值低的一对正交码集的方法和设备。所产生的集的扩频因子可采取存在周期N-1的两级自相关序列的任何值N。因此，所述方法促使提高所述系统的处理增益的选择的灵活性。所产生的集不包含具有单个极性的码字。

说明书

技术领域

本发明涉及正交码产生领域，更具体地讲，涉及产生用于应用于基于过 载直接序列扩频的通信系统的、具有低集间相关性的一对正交码集。

背景技术

正交码已经变为任何用于通过无线信道进行通信的基于直接序列扩频的 通信系统的组成部分。通常，产生一个或多个码集，并将这些码集提供给基 于扩频的通信系统以用于分配给用户。这里，每个集包含本质上正交的码。 码的正交性质确保不同用户可通过同一信道以最小多址干扰(MAI)进行通 信。这使得在基于扩频的通信系统中可根据用户要求将集合中的单个或多个 正交码分配给用户。然而，部署在扩频中的集中的正交码的总数受到基于扩 频的通信系统的处理增益或扩频因子的限制。

典型的基于扩频的多用户通信系统中所支持的用户数量通常小于处理增 益/扩频因子，并且所述系统被说成是欠载的。下一代通信系统要求比可通过 常规的欠载系统实现的用户容量更高的用户容量。实现这一目标的一种有效 方式是通过用附加码使系统过载以使得码的总数超过扩频因子。这样的系统 被称为过载或过饱和系统，信道被称为过载信道。对于要求高容量的下一代 应用，过载被认为是有吸引力的候选。设计过载系统中的关键挑战是识别可 以以最小干扰通过扩频信道进行通信的码。

过载的一个重要的应用是支持比系统的扩频因子更多数量的用户。这个 特征被包括在CDMA标准中，由此以误码率(BER)的优雅降级来支持额外 的用户。过载的另一方面可以是通过如在多码CDMA中所实现的那样将多个 扩频码分配给用户来给予数据速率中的可伸缩性和灵活性。这个特征也可广 泛地用在可伸缩的子带超宽带系统和OFDM SUMB系统中。

这些系统呈现了使用用于无线个人区域通信的子带技术来发送超宽带 (UWB)信号的高能效装置。这样的系统中的显著节能来自基于正交码的子 带选择，其消除了单个的下变频和滤波的需要。在S-SUWB系统中通过在上 行链路和下行链路通信中均在服务质量(QoS)、多用户支持和数据速率的可 伸缩性上临时提供来解决用于多用户支持的资源分配的增强灵活性。这个提 供在收发器中需要多个正交码。

目前用于产生用于过载的一对正交码集的常见方法利用加扰操作。现有 的正交集被选择为由N个码构成的集-1码。与集-2相应的另外的M个码通 过用随机加扰序列对正交集进行加扰而获得。加扰策略几乎总是产生具有彼 此或多或少类似的互相关值的码，从而对所有码都呈现出一致的表现。仅当 系统过载为100％时，这个方面才是有利的，在实际系统中系统过载通常不为 100％。而且，大多数现有技术设法解决形式N＝2ⁿ的扩频因子。

由于以上提及的原因，显然，因为可用正交码的总数限于扩频因子，所 以现有系统没有在使用过载系统中的正交码的同步扩频系统中提供零干扰传 输。需要一种利用不同扩频因子码以使得相互干扰尽可能低的方法。

发明内容

技术问题

本文中的实施例的主要目的是提供一种构造不同扩频因子的集间相关值 低的一对正交码集的方法。

本发明的另一目的是提供一种与从两级自相关序列获得的两个序列结合 使用具有两级自相关性质的单个二进制序列的方法。

解决方案

因此，本发明提供一种产生用于基于直接序列扩频的通信系统的扩频因 子N的一对正交集的方法，其中，所述方法包括：选择周期N-1的两级自相 关序列，其中，所述两级自相关序列包括具有值1和0的元素；使用所述两 级自相关序列来获得用于产生所述正交集的具有所述元素的两个二进制序 列；并且使用所述两级自相关序列和所述二进制序列来获得两个不同的准正 交集。

因此，本发明提供一种产生在基于直接序列扩频的通信系统中的扩频因 子N的一对正交集的设备，其中，所述设备包括：集成电路，进一步包括至 少一个处理器；所述电路内的至少一个存储器，具有计算机程序代码；所述 至少一个存储器和所述计算机程序代码与所述至少一个处理器促使所述设备 进行以下处理：选择周期N-1的两级自相关序列，其中，所述两级自相关序 列包括具有值1和0的元素；使用所述自相关序列来获得用于产生所述正交 集的具有所述元素的两个二进制序列；并且使用所述两级自相关序列和所述 二进制序列来获得两个不同的准正交集。

本文中的实施例的这些和其他方面在与以下描述和附图结合考虑时将被 更好地领会和理解。然而，应当理解，以下描述尽管指示了其优选实施例和 许多特定细节，但是是以例示说明、而非限制的方式给出的。在不脱离本文 中的实施例的精神的情况下，可以在这些实施例的范围内进行许多改变和修 改，并且本文中的实施例包括所有这样的修改。

附图说明

在附图中示出了本发明，其中，在整个附图中，相同的附图字母在各个 图中指示相应部分。从参照附图的以下描述，本文中的实施例将被更好地理 解，其中：

图1示出说明根据如本文中公开的实施例的正交码产生处理的流程图；

图2示出说明根据如本文中公开的实施例的码选择处理的流程图；和

图3示出实现根据如本文中公开的实施例的用于产生两个正交码集的方 法的计算环境。

具体实施方式

参照在附图中示出并且在以下描述中详述的非限制性实施例，更充分地 说明本文中的实施例及其各个特征和有利细节。省略公知组件和处理技术的 描述，以便不会不必要地模糊本文中的实施例。本文中使用的示例仅意图促 使理解可实施本文中的实施例的方式以及进一步使得本领域的技术人员能够 实施本文中的实施例。因此，示例不应被解释为限制本文中的实施例的范围。

本文中的实施例实现构造不同扩频因子的一对正交码集的方法和设备。 所述方法利用黄金集(Gold-set)构造方法来产生所述码集中的每个码集中的 码。所述方法生成两个正交码集，其中，每个集包括扩频因子N的从周期 P＝N-1的单个两级自相关序列开始的N个码。所提出的方法横跨对于其存在 周期N-1的两级自相关序列的所有可能的扩频因子或周期。所述方法与从两 级自相关序列获得的两个序列结合使用具有两级自相关性质的单个二进制序 列。

所提出的方法以良好的处理增益选择的灵活性产生两个正交码集。扩频 因子横跨存在相应的两级自相关序列的所有值。在设计系统的处理增益的灵 活性上，这给予了很大的优点。码之间的互相关值的分布是不均匀的。因此， 一些码字与集合中的其他码字相比将表现得更好。只要M<N，这个特征就给 予我们用最好的可用码来使系统过载的选项，其中，M是使系统过载的超过 扩频因子N的附加用户。两个正交集都不包含具有单个极性的码字。正交码 (诸如沃尔什-哈达玛(Walsh-Hadamard)和使用两级自相关序列的循环移位 而产生的集)包括对于对数据信号进行扩频无用的全一/全零的这个码字。这 使得能够将给定的正交集的所有码都用于部署在扩频系统中。

现在参照附图，更具体地讲，参照图1至图3，示出优选实施例，在图1 至图3中，类似的附图字符在整个附图中始终一致地表示相应的特征。

以下段落对在描述中频繁使用的一些基本术语进行说明。

互相关

互相关是两个不同信号之间的相似性的指示。互相关函数具有周期性类 型和非周期性类型。在数学上，在延迟为τ时具有集合{1-1}中的元素的两个 二进制序列c_k与c_j之间的周期性互相关被定义为：

$R_{k,j}\left(\tau \right)=\underset{n=0}{\overset{N-1}{\Sigma }}{c}_k\left(n\right)c_j(n+\tau )---\left(1\right)$

如果用二进制表示这些序列，即元素来自集合{0,1}，则互相关被表示为：

$R_{k,j}\left(\tau \right)=\underset{n=0}{\overset{N-1}{\Sigma }}{(-1)}^{c_k\left(n\right)\oplus c_j(n+\tau )}---\left(2\right)$

在等式(1)和(2)中，N是序列的长度。

当k＝j时，以上等式变为自相关函数。

两级自相关序列

设R(k)为延迟为k时的周期性自相关。满足以下性质的二进制序列被说 成是两级自相关序列：

$R\left(k\right)=\left(\begin{array}{ccc}N& \mathrm{if}& k=0\\ -1& \mathrm{if}& 0<0<N\end{array}\right)---\left(3\right)$

左移操作

设a_i为由以下等式给出的二进制序列：

a_i＝a₀,a₁,a₂,.........

那么，以上二进制序列的g位左移操作得到由以下等式给出的a_i+g：

a_i+g＝L^g(a_i)＝a_g,a_g+1,a_g+2，.........

运算符L^g被称为“g位左移运算符”。

准正交码集

设A_P＝{a₀，a₁，a₂，.........，a_P-2，a_P-1}为由P个二进制序列构成的二进制 集，其中，所述P个二进制序列中的每个具有周期P并被布置为使得序列a_i表示矩阵A_p的第i行。如果对于任何a_j，a_k∈A_P互相关R_i,j＝-1，则集A_p被 称为阶次P的准正交集。

图1示出说明根据如本文中公开的实施例的正交码产生处理的流程图。 所述方法生成两个正交码集，其中，每个集由扩频因子N的从周期P＝N-1的 单个两级自相关序列开始的N个码组成。所提出的方法横跨存在周期N-1的 两级自相关序列的所有可能的扩频因子或周期。所述方法一开始选择周期 P＝N-1的具有来自集合{1,0}的元素的两级自相关序列s_i(101)。所述两级自 相关序列用-1的异相非归一化周期性自相关值来表征。然后，所述方法如下 获得(102)两个序列a_i和b_i：

选择具有与两级自相关序列s_i相同的周期的全零序列a_i。

获得作为下述序列的b_i，所述序列给予与和序列 的、并且还与相同周期的全1序列的峰值互相关 的最小值。和序列是两级自相关序列与其N-2循环移位版的逐位XOR的和。

例如，设s_i＝1001011是周期为7的伪噪声(PN)序列。所述序列具有如 下面给出的6个和序列：

$\left(\begin{array}{c}{s}_i\oplus L^1\left(s_i\right)=1001011\oplus 0010111=1011100\\ s_i\oplus L^2\left(s_i\right)=1001011\oplus 0101110=1100101\\ s_i\oplus L^3\left(s_i\right)=1001011\oplus 1011100=0010111\\ s_i\oplus L^4\left(s_i\right)=1001011\oplus 0111001=1110010\\ s_i\oplus L^5\left(s_i\right)=1001011\oplus 1110010=0111001\\ s_i\oplus L^6\left(s_i\right)=1001011\oplus 1100101=0101110\end{array}\right)$

此外，所述方法将第一准正交集-1计算(103)为：

$S_k^1=\{L^k\left(s_i\right),k=\mathrm{0,1},....N-2\}$

然后，所述方法将第二准正交集-2计算(104)为：

$S_k^2=\{b_i\oplus L^k\left(s_i\right),k=\mathrm{0,1},..,N-2\}$

然后，所述方法用-1取代准正交集和中的零。所 述方法使用两个准正交集和来产生(105)两个正交码集。对于任何 互相关R_i,j＝-1。因此，是准正交码集。然后， 所述方法将1的列附加到准正交集1此过程得到维数为N-1×N 的两个集

将行附加到先前产生的集。这里，g_i的每个元素 是相应列中的所有元素的乘积。此过程得到周期N的均由N个码构成的两个 正交集。

然后，如果二进制序列b_i与两级自相关序列的N-2和序列的峰值互相关 的符号为正，则所述方法对两个准正交集的第二个集的第一列进 行翻转。设所得的正交集用表示。这里，k指示所选码集中的第k个码字(行)。方法100中的各个动作可按所呈现的顺序、不同的顺 序或同时执行。此外，在一些实施例中，可省略图1中列出的一些动作。

图2示出说明根据如本文中公开的实施例的码选择处理的流程图。所提 出的方法确定(201)用户的数量(K)和扩频因子(N)。然后，所述方法检 查(202)用户的数量(K)是否小于且等于扩频因子(N)。如果通过信道进 行通信的用户的数量K小于或等于扩频因子N，则码选择方法从两个正交集 中的任何一个或中选择(203)K个任意码。例如，所述方法在两个正 交集中的2N个码中选出K个码。然而，当所述方法发现用户的数量K大于 扩频因子N时，那么所述方法从正交集-1()选择(204)所有N个码。

对于给定的过载M，所述方法附加(205)中的M个码以获得最小相 关集以使得总平方相关(TSC)是在从与编码中选择M个编码 的所有可能的选择之中的最小值。中的下标k指示中的第k个码 字，其中，k在0至K-1的范围内。

$\mathrm{TSC}=\underset{i=1}{\overset{K}{\Sigma }}\underset{j=1}{\overset{K}{\Sigma }}{\left(R_{i,j}\right)}^2---\left(3\right)$

这里，R_k,j是与之间的互相关，i≠j。

方法200中的各个动作可按所呈现的顺序、不同的顺序或同时执行。此 外，在一些实施例中，可省略图2中列出的一些动作。

在实施例中，所述设备可以是包括处理器和耦接到所述处理器的存储器 的独立芯片、集成电路(IC)、硅上芯片(SoC)等。存储器包括码产生器。 码产生器产生两个正交码集，这两个正交码集中的每个均包括周期N的N个 正交码，其中，N是基于扩频的通信系统的扩频因子。

图3示出实现根据如本文中公开的实施例的用于产生两个正交码集的方 法的计算环境。如所描绘的，设备301包括至少一个配备有控制单元302和 算术逻辑单元(ALU)303的处理单元304、存储器305、存贮单元306、多 个联网装置308以及多个输入输出(I/O)装置307。处理单元304负责对算 法的指令进行处理。处理单元304从控制单元接收命令，以便执行所述处理 单元的处理。此外，执行这些指令时所涉及的任何逻辑和算术运算在ALU303 的帮助下计算。

整个计算环境301可由多个同构和/或异构核、不同类型的多个CPU、特 殊介质以及其他加速器组成。处理单元304负责对所述算法的指令进行处理。 此外，多个处理单元304可位于单个芯片上或多个芯片上。

由实现所需的指令和码组成的算法被存储在存储单元305或存贮器306 中或者存储单元305和存贮器306两者中。在执行时，可从相应的存储器305 和/或存贮器306提取这些指令，并且由处理单元304执行这些指令。

在任何硬件实现的情况下，各种联网装置308或外部I/O装置307可连 接到计算环境以通过联网单元和I/O装置单元来支持所述实现。

本文中公开的实施例可通过在至少一个硬件装置上运行的、执行控制元 件的网络管理功能的至少一个软件程序来实现。图3中所示的元件包括可以 是硬件装置、或硬件装置和软件模块的组合中的至少一个的块。

前面对特定实施例的描述将如此充分地揭示本文中的实施例的整体性 质，以使得其他人可在不脱离整体构思的情况下通过应用当前知识来容易地 针对各种应用修改和/或改动这些特定实施例，因此，这样的改动和修改应当 并且意图被包含在所公开的实施例的等同物的意义和范围内。要理解，本文 中所利用的措辞或术语是出于描述、而非限制的目的。因此，尽管就优选实 施例对本文中的实施例进行了描述，但是本领域的技术人员将认识到，可以 在如本文中所描述的实施例的精神和范围内做出修改的情况下实施本文中的 实施例。