时钟相移检测器和检测时钟相移的方法

摘要

本发明涉及时钟相移检测器和检测时钟相移的方法。一种时钟相移检测器电路可以包括接收第一时钟信号和第二时钟信号的相位检测器，由此该相位检测器产生基于第一时钟信号与第二时钟信号之间的相位差的相位信号。第一积分器与相位检测器耦合，接收相位信号，并产生积分的相位信号。第二积分器接收第一时钟信号，并产生积分的第一时钟信号。比较器与第一积分器和第二积分器耦合，由此比较器接收积分的相位信号和积分的第一时钟信号。比较器然后可以基于积分的相位信号和积分的第一时钟信号之间的振幅比较来产生检测第一时钟信号和第二时钟信号的相位差与优化的相位差之间的变化的控制信号。

说明书

技术领域

本发明总地涉及时钟信号，更具体地，涉及保持时钟信号之间的 相位关系的完整性。

背景技术

除了其他方面之外，时钟信号一般可以用于数字通信和数字系统。 当时钟信号的完整性降低时，系统的总体操作和/或性能可能也如此。 正交时钟可以用于诸如高速数字发送器和接收器的许多数字系统应用 中。正交时钟通常可以包括具有90°(π/2)的相位间隔或相位差的两个 时钟信号。

时钟歪斜问题可以引起正交时钟信号的90°或π/2相位关系的偏 差（departure），该偏差继而可以影响使用这些时钟信号的器件或系 统的系统性能。例如，在正交时钟信号提供信号发送和接收所必需的 时序的高速通信应用中，正交时钟信号中的相位变化最终可以引起误 码率（BER）。

工艺、电压和温度（PVT）的变化可以促使引起例如包括正交时 钟的半导体器件内的时钟歪斜。另外，电路内的不匹配的时钟路径也 可以促使时钟歪斜增大的问题。因此，除了其他方面之外，保持信号 （诸如，举例来说，正交时钟信号）之间的必需的相位关系可以是有 利的。

发明内容

根据至少一个示例性实施例，一种时钟相移检测器电路可以包括 接收第一时钟信号和第二时钟信号的相位检测器、第一积分器、第二 积分器和比较器。相位检测器产生基于第一时钟信号与第二时钟信号 之间的相位差的相位信号。第一积分器与相位检测器耦合，并且接收 相位信号，并产生积分的相位信号。第二积分器接收第一时钟信号， 并产生积分的第一时钟信号。比较器与第一积分器和第二积分器耦合， 由此，比较器接收积分的相位信号和积分的第一时钟信号，并基于积 分的相位信号与积分的第一时钟信号之间的振幅比较来产生检测第一 时钟信号和第二时钟信号的相位差与优化的相位差之间的变化的控制 信号。

根据另一示例性实施例，提供一种检测第一时钟信号与第二时钟 信号之间的相位关系的偏移的方法。该方法可以包括：确定第一时钟 信号与第二时钟信号之间的相位差，并对所确定的相位差进行积分以 用于产生第一电压值。对第一时钟信号进行积分以用于产生第二电压 值。将第一电压值与第二电压值进行比较以用于产生用于检测第一时 钟信号与第二时钟信号之间的相位关系的控制信号，由此，基于第一 电压值超过第二电压值，所述控制信号检测所确定的第一时钟信号与 第二时钟信号之间的相位差与优化的相位差相比的增大。此外，基于 第二电压值超过第一电压值，所述控制信号检测所确定的第一时钟信 号与第二时钟信号之间的相位差与优化的相位差相比的减小。

附图说明

图1是根据示例性实施例的时钟相移检测器（PSD）；

图2A和2B是与图1中所示的示例性PSD单元的操作相应的信 号波形；和

图3是利用图1中所描绘的示例性PSD实施例的时钟相位控制电 路。

这些图不一定按比例绘制。这些图仅仅是示意性表示，并非意图 描绘本发明的具体参数。这些图的意图是仅描绘本发明的典型实施例。 在这些图中，相似的编号表示相似的元件。

具体实施方式

以下一个或多个示例性实施例描述检测基于预定相位关系的两个 输入时钟信号之间的任何相位偏差的时钟相移检测器（PSD）单元。 例如，在一种实现中，在器件或电路内操作的两个时钟信号可能需要 90°或π/2的预定相位关系。因此，以下描述的PSD单元接收两个时 钟信号，并检测这些时钟之间的90°或π/2相位关系的任何相位偏差 或变化。然而，可以意识到，PSD单元可以用于检测两个输入时钟信 号之间的替代预定值（例如，75°）的相位偏差。

参照图1，示出了根据示例性实施例的时钟相移检测器（PSD） 单元100。PSD单元100可以包括相位检测器102、第一积分器器件 104、第二积分器器件106和电压比较器器件108。任何已知的电压比 较器、积分器或相位检测器器件可以用于实现PSD单元100。例如， 如所描绘的，相位检测器102可以用XOR门器件110实现。可替换 地，相位检测器102可以包括AND或NAND门器件（未显示）。第 一积分器器件104、第二积分器器件106可以用常规的具有所设置的 用于对输入信号进行积分的RC时间常数的运算放大器电路（未显示） 实现。电压比较器108也可以用已知的运算放大器电路（未显示）实 现。

如图1所示，两个输入时钟信号I、Q施加于相位检测器102，而 时钟信号之一（I）直接被积分器104接收。相位检测器102的输出与 积分器器件106耦合。积分器器件104和106的输出都与用于检测时 钟信号I与Q之间的与90°或π/2相位关系的任何偏差的电压比较器 108耦合。

第一积分器104在它的输入114处接收第一时钟信号I。第一积 分器104还在输入116处接收用于在某操作时间段之后将积分器104 重置为零伏特的控制信号（RESET）。因为第一积分器104通常可以 利用电容器器件，所以输入116处的RESET信号释放遍布电容器端 子储存的电荷。在操作中，积分器104在它的输入114处接收时钟信 号I，并且在它的输出118处产生积分的第一时钟信号。

相位检测器102分别在输入120和122处接收第一时钟信号（I） 和第二时钟信号（Q）。相位检测器102然后基于它的输入120、122 处的第一时钟信号（I）与第二时钟信号（Q）之间的相位关系在它的 输出124处产生相位信号。如果使用示例性的所描绘的XOR门电路 110实现相位检测器102，则仅时钟信号的非重叠部分（即，不同电压 电平）将产生逻辑1输出（例如，V+）。与时钟相应的电压电平（即， 相同的电压电平）的所有其他组合将引起逻辑0（例如，GND或0v） 输出。以下与图2A和2B相关地提供关于XOR门相位检测器的操作 的更多细节。在所描述的实施例中，逻辑1（或逻辑高）可以是例如 在逻辑器件输出处产生的正电压，诸如供给电压值（例如，V+）。逻 辑0（或逻辑低）可以是例如在逻辑器件输出处产生的零伏特或地（例 如，GND）电平电压。

第二积分器106从相位检测器102的输出124接收相位信号（P）。 第二积分器106还在输入126处接收用于在某操作时间段之后将积分 器106重置为零伏特的RESET控制信号。因为第二积分器106通常 可以利用电容器器件，所以输入126处的RESET信号释放遍布电容 器端子储存的电荷。在操作中，第二积分器106接收从相位检测器102 输出的相位信号P，并在它的输出128处产生积分的相位信号。

电压比较器108既从第一积分器104的输出118接收积分的第一 时钟信号，又从第二积分器106的输出128接收积分的相位信号。电 压比较器108然后将积分的第一时钟信号和积分的相位信号的电压电 平进行比较。根据哪个电压更大，比较器输出130摆动到它的供给电 压（V+）或地（GND）。例如，如果比较器输出130摆动到V+，则 这可以指示I与Q时钟信号之间的现存的相位关系小于所需的90°或 π/2值。因此，V+值可以用作朝着实现大约90°或π/2的优化的相位 差调整时钟之一的相位的控制信号。这可以通过例如延迟时钟之一（I） 以便增大时钟（I,Q）之间的相位差来实现。可替换地，例如，如果 比较器输出130摆动到GND，则这可以指示I时钟信号与Q时钟信号 之间的现存的相位关系大于所需的90°或π/2值。因此，大致0v值也 可以用于控制朝着实现90°或π/2相位关系对时钟之一的相位调整。 这可以通过例如延迟时钟之一（Q）以便减小时钟(I,Q)之间的相位差 来实现。在以下段落中将使用图2A和2B中所描绘的波形来描述PSD 单元100的操作的更详细的解释。

时钟信号之间的优化的相位差可以包括任何预定的或选定的目标 相位差。例如，如果系统或器件的要求是时钟对具有90°或π/2相位 差，则该相位差（90°或π/2）值变为要被保持的优化的相位差。可替 换地，例如，在其他实现中，系统或器件的要求可以包括时钟对具有 45°或π/4相位差。在这样的例子中，优化的相位差变为目标45°或π/4 相位差。

图2A和2B是与图1中所示的示例性PSD单元100的操作相应 的信号波形200A、200B。因此，参照图1的PSD单元100来描述图 2A和2B。参照图2A，波形202对应于当I和Q的相位相同（即，相 位差）时PSD单元100所产生的信号。如所描绘的，时钟I的 上升沿204和时钟Q的上升沿206的相位相同。因为两个时钟基本上 为相同频率，所以I时钟和Q时钟的所有波形转变都相同。例如，在 如205所指示的时间段P1上，时钟I、Q都为逻辑0。如208所指示 的波形Z是相位检测器102的输出124。因为相位检测器可以被实现 为XOR门110，则仅当时钟I、Q为不同逻辑电平时，输出124才产 生逻辑1（V+），否则产生逻辑0（0v）。因此，如所描述的，当时 钟信号I、Q的相位相同时，它们总是为相同的逻辑电平，因此，波 形Z保持为逻辑0（0v）。

波形212既显示了如214处的波形V1所指示的第一积分器器件 104的输出118，又显示了如216处的波形V2所指示的第二积分器器 件106的输出128。当第一积分器104开始在I时钟信号的上升沿204 上对I时钟信号的正脉冲时间段P2进行积分时，它产生正斜坡。因此， 波形V1在I时钟信号的正脉冲时间段P2上经历正斜坡。当I时钟信 号在时间段P1期间转变回0v时，波形V1保持电平。因为第二积分 器106对相位检测器102产生的0v输出（即，波形Z）进行积分，所 以它不产生电压转变。因此，在第二积分器器件106的输出128处产 生的波形V2保持为0v。

在I时钟信号的一个周期210（T）之后，在I时钟的上升沿218 上，波形V1与V2的电压电平之间的电压比较在电压比较器108的输 出130处被进行采样。因为在上升沿218，V1的电压电平大于V2， 所以电压比较器108的输出130可以为V+。电压比较器的输出130 因此可以用作指示I时钟信号与Q时钟信号之间的相位关系的控制信 号。例如，从比较器输出的V+可以指示或检测I时钟信号与Q时钟 信号之间的相位差小于所需的90°或π/2值。

波形204对应于当时钟I和Q具有大于零并且小于90°或π/2的 相位差（即，）时PSD单元100所产生的信号。如所描绘 的，时钟I的上升沿224和时钟Q的上升沿226的相位相异。因为两 个时钟基本上为相同频率，所以I时钟和Q时钟的所有波形转变都相 隔恒定的相位差。例如，在I时钟信号的一个周期220（T）期间，如 225所指示的，两个时钟信号I和Q的相位相异。如228所指 示的波形Z是相位检测器102的输出124。因为相位检测器可以被实 现为XOR门110，所以仅当时钟I、Q为不同的逻辑电平时，输出124 才产生逻辑1（V+），否则产生逻辑0（0v）。因此，如所描绘的， 基于时钟信号I与Q之间的相位差，时钟信号I、Q的具有不同逻辑 电平的部分使相位检测器102在它的输出124处产生如228处所指示 的脉冲形状的波形Z。因此，波形Z包括当I时钟信号和Q时钟信号 为不同逻辑电平时的正脉冲时间段P3-P5。

波形232既显示了如234处的波形V1所指示的第一积分器器件 104的输出118，又显示了如236处的波形V2所指示的第二积分器器 件106的输出128。当第一积分器104开始在I时钟的上升沿224上 对I时钟信号的正脉冲时间段进行积分时，它产生正斜坡。因此，波 形V1在I时钟信号的正脉冲时间段P6期间经历正斜坡。当I时钟信 号在时间段P7期间转变回0v时，波形V1保持电平。

如228处所指示的，第二积分器106在波形Z的每个脉冲时间段 内产生正斜坡。具体地讲，在波形V2，通过积分器106对正脉冲时间 段P3进行积分产生正斜坡R1。当Z波形在时间段P3之后转变回0v 时，如L1所指示的，波形V2保持电平。类似地，通过积分器106对 正脉冲时间段P4进行积分产生正斜坡R2。当Z波形在时间段P4之 后转变回0v时，如L2所指示的，波形V2保持电平。

在I时钟信号的一个周期220（T）之后，在I时钟的上升沿238 上，波形V1与V2的电压电平之间的电压比较在电压比较器108的输 出130处被进行采样。因为在上升沿238，V1的电压电平保持大于 V2，所以电压比较器108的输出130可以为V+。如前所述，电压比 较器的输出130因此可以用作指示I时钟信号与Q时钟信号之间的相 位关系的控制信号。例如，从比较器输出的V+可以指示或检测I时钟 信号与Q时钟信号之间的相位差仍小于所需的90°或π/2值。 如波形232所描绘的，当I时钟信号与Q时钟信号之间的相位差朝着90°或π/2移动时，如234所指示的波形V1与如236所指示的波 形V2之间的电压差与波形212相对比减小，在波形212中，时钟I、 Q之间的相位关系约为0度

波形206对应于当时钟I和Q具有大约90°或π/2的相位差（即， ）时PSD单元100所产生的信号。如所描绘的，时钟I的上 升沿224和时钟Q的上升沿246的相位相异。因为两个时钟基本上为 相同频率，所以I时钟和Q时钟的所有波形转变都相隔恒定的相位差。 例如，在I时钟信号的一个周期230（T）期间，如235所指示的，两 个时钟信号I和Q的相位相差大约90°或π/4。如248所指示 的波形Z是相位检测器102的输出124。因为相位检测器可以被实现 为XOR门110，所以仅当时钟I、Q为不同逻辑电平时，输出124才 产生逻辑1（V+），否则产生逻辑0（0v）。因此，如所描绘的，基 于时钟信号I与Q之间的相位差，时钟信号I、Q的具有不同逻辑电 平的部分使相位检测器102在它的输出124处产生如248处所指示的 脉冲形状的波形Z。因此，波形Z包括当I时钟信号和Q时钟信号为 不同逻辑电平时的正脉冲时间段P8-P10。

波形252既显示了如254处的波形V1所指示的第一积分器器件 104的输出118，又显示了如256处的波形V2所指示的第二积分器器 件106的输出128。当第一积分器104开始在I时钟信号的上升沿244 上对I时钟信号的正脉冲时间段P11进行积分时，它产生正斜坡。因 此，在I时钟信号的正脉冲时间段P11期间，波形V1经历正斜坡。 当I时钟信号在时间段P12期间转变回0v时，波形V1保持电平。

如248处所指示的，第二积分器106在波形Z的每个脉冲时间段 内产生正斜坡。具体地讲，在波形V2，通过积分器106对正脉冲时间 段P8进行积分产生正斜坡R3。当Z波形在时间段P8之后转变回0v 时，如L3所指示的，波形V2保持电平。类似地，通过积分器106对 正脉冲时间段P9进行积分产生正斜坡R4。当Z波形在时间段P9之 后转变回0v时，如L4所指示的，波形V2保持电平。

在I时钟信号的一个周期230（T）之后，在I时钟的上升沿258 上，波形V1与V2的电压电平之间的电压比较在电压比较器108的输 出130处被进行采样。因为在上升沿258，V1的电压电平接近V2的 电压电平，所以电压比较器108的输出130可保持为V+或切换到0v。 如前所述，电压比较器的输出130因此可以用作指示I时钟信号与Q 时钟信号之间的相位关系的控制信号。例如，从比较器输出的V+可以 指示或检测I时钟信号与Q时钟信号之间的相位差仍稍小于所 需的90°或π/2值。可替换地，如果电压比较器108的输出130切换 到0v，则这可以指示或检测I时钟信号与Q时钟信号之间的相位差 稍大于所需的90°或π/2值。如波形252所指示的，当I时钟 信号与Q时钟信号之间的相位差接近大约90°或π/2时，如254 所指示的波形V1与如256所指示的波形V2之间的电压差大约为零 （即，稳定状态误差）。

参照图2B，波形208对应于当时钟I和Q具有大于90°并且小于 180°或π的相位差（即，）时PSD单元100所产生的信 号。如所描绘的，时钟I的上升沿264和时钟Q的上升沿266的相位 相异。因为两个时钟基本上为相同频率，所以I时钟和Q时钟的所有 波形转变都相隔恒定的相位差。例如，在I时钟信号的一个周期260 （T）期间，如265所指示的，时钟信号I和Q的相位相异。如268 所指示的波形Z是相位检测器102的输出124。因为相位检测器可以 被实现为XOR门110，所以仅当时钟I、Q为不同逻辑电平时，输出 124才产生逻辑1（V+），否则产生逻辑0（0v）。因此，如所描绘 的，基于时钟信号I和Q之间的相位差，时钟信号I、Q的具有不同 逻辑电平的部分使相位检测器102在它的输出124处产生如268处所 指示的脉冲形状的波形Z。因此，波形Z包括当I和Q时钟信号为不 同逻辑电平时的正脉冲时间段P13-14。

波形272既显示了如274处的波形V1所指示的第一积分器器件 104的输出118，又显示了如276处的波形V2所指示的第二积分器器 件106的输出128。当第一积分器104开始在I时钟的上升沿264上 对I时钟信号的正脉冲时间段P15进行积分时，它产生正斜坡。因此， 在I时钟信号的正脉冲时间段P15期间，波形V1经历正斜坡。当I 时钟信号在时间段P16期间转变回0v时，波形V1保持电平。

如268处所指示的，第二积分器106针对波形Z的每个脉冲时间 段产生正斜坡。具体地讲，在波形V2处，通过积分器106对正脉冲 时间段P13进行积分产生正斜坡R5。当Z波形在时间段P13之后转 变回0v时，如L5所指示的，波形V2保持电平。类似地，通过积分 器106对正脉冲时间段P14进行积分产生正斜坡R6。当Z波形在时 间段P14之后转变回0v时，如L6所指示的，波形V2保持电平。

在I时钟信号的一个周期260（T）之后，在I时钟的上升沿278 上，波形V1与V2的电压电平之间的电压比较在电压比较器108的输 出130处被进行采样。因为在上升沿278，V2的电压电平变为大于 V1，所以电压比较器108的输出130可以为0v。如前所述，电压比较 器的输出130因此可以用作指示I与Q时钟信号之间的相位关系的控 制信号。例如，从比较器输出的0v可以指示或检测I与Q时钟信号之 间的相位差超过所需的90°或π/2值。如波形272所描绘的， 当I与Q时钟信号之间的相位差超过90°或π/4时，如274所 指示的波形V1与如276所指示的波形V2之间的电压差与波形252相 对比开始增大，由此V1和V2的电压电平基本上相同。

波形210对应于当时钟I和Q的相位完全相反（即，相位差 ）时PSD单元100所产生的信号。如所描绘的，时钟I的上 升沿284和时钟Q的上升沿286的相位相差180°。因为两个时钟基本 上为相同频率，所以I和Q时钟的波形转变彼此相反。例如，在时间 段P17期间，I时钟为逻辑1，而Q时钟为逻辑0。如288所指示的波 形Z是相位检测器102的输出124。因为相位检测器可以被实现为XOR 门110，所以仅当时钟I、Q为不同逻辑电平时，输出124才产生逻辑 1（V+），否则产生逻辑0（0v）。因此，如所描绘的，时钟信号I、 Q总是为相对的逻辑电平，因此，波形Z保持为恒定的逻辑1（V+）。

波形292既显示了如294处的波形V1所指示的第一积分器器件 104的输出118，又显示了如296处的波形V2所指示的第二积分器器 件106的输出128。当第一积分器104开始在I时钟信号的上升沿284 上对I时钟信号的正脉冲时间段P17进行积分时，它产生正斜坡。因 此，波形V1在I时钟信号的正脉冲时间段P17期间经历正斜坡。当I 时钟信号在时间段P18期间转变回0v时，波形V1保持电平。如296 处的V2所指示的第二积分器106的输出128在整个I时钟周期280（T） 期间产生正电压斜坡，因为它对相位检测器102所产生的恒定的V+ 输出（即，波形Z）进行积分。

在I时钟信号的一个周期280（T）之后，在I时钟的上升沿298 上，波形V1与V1的电压电平之间的电压比较在电压比较器108的输 出130处被进行采样。因为在上升沿298，V2的电压电平大于V1， 电压比较器108的输出130可以为0v。电压比较器的输出130因此可 以用作指示I时钟信号与Q时钟信号之间的相位关系的控制信号。例 如，从比较器输出的0v可以指示或检测I与Q时钟信号之间的相位差 超过所需的90°或π/2值。

在上述示例性波形中，一旦在I时钟信号的上升沿上对波形V1、 V2的电压电平之间的电压比较进行采样，重置信号就也可以应用于积 分器器件104、106，以便在每个采样检测之后使电容器（未显示）放 电。该重置信号可以应用于I时钟信号的用于对比较器输出130进行 采样的上升沿与Z波形的下降沿之间。此外，在确定积分器器件的RC 时间常数时，积分器可以被实现为在给定时钟频率下使它们的积分输 出对于90°或π/2的相位差大致相等。

图3是可以利用图1中所描绘的示例性PSD实施例的时钟相位控 制电路300。如所描绘的，在PSU100，比较器108（图1）的输出130 可以产生送给相位延迟级302的用于控制输入的时钟信号I与Q之间 的相位关系的控制信号。基于输出130处的控制信号电压，相位延迟 级302可以将相位校正应用于时钟信号之一（例如，时钟Q），直到 时钟信号I、Q之间的所需的相位关系被建立为止。

如以上段落中所描述的，对PSU100的时钟输入I、Q'进行处理， 以便检测它们的相位关系。例如，基于时钟输入I、Q'之间的相位关 系小于90°或π/2，在比较器108的输出130处产生的控制信号可以 是诸如V+的正电压。将该正电压（V+）施加于相位延迟级302可以 发信号给相位延迟级302以增大输入Q时钟相对于I时钟的延迟，并 产生延迟增大的时钟Q'。当时钟Q'延迟并且I和Q'时钟接近90°或π/2 目标相位差时，比较器输入（图2：V1，V2）之间的电压差开始减小。 在一个时刻，时钟Q'将被延迟到它稍微超过90°或π/2目标相位差 的程度。在比较器108的输出130处产生的控制信号然后可以从诸如 V+的正电压切换到0v。将0v施加于相位延迟级302可以可替换地发 信号给相位延迟级302以开始减小输入Q时钟相对于I时钟的延迟， 并产生延迟减小的时钟信号Q'。当时钟Q'的延迟减小并且I和Q'时 钟接近0°或π/2目标相位差时，比较器输入（图2：V1、V2）之间 的电压差再一次开始减小。因此可以意识到，PSU100与相位延迟级 302组合连续地跟踪并控制时钟信号I与Q之间的相位差。

本发明的各种实施例的描述是为了说明的目的而提供的，而非意 图穷举或限于所公开的实施例。许多修改和变化对于本领域的普通技 术人员将是显而易见的，而不脱离所描述的实施例的范围和精神。本 文中所使用的术语被选择来最佳地解释一个或多个实施例的原理、实 际应用或优于在市场中可见的技术的技术改进，或者使得本领域的其 他普通技术人员能够理解本文中所公开的实施例。