高性能玻璃基60GHZ/MM波相控阵列天线及其制造方法

摘要

一种玻璃基高性能60GHz/mm波天线包括设置于相控阵列天线（PAA）基板中的腔。腔设置于平面天线元件下方。发射器迹线设置于与平面天线元件相对的PAA基板上，发射器迹线、腔和平面天线元件竖直对准。

说明书

技术领域

所公开的实施例涉及用于封装式射频集成电路的相控阵列天线基板以 及形成所述基板的方法。

附图说明

为了理解获得实施例的方式，通过参考附图，给出关于以上简述的各 种实施例的更加详细的描述。这些附图示出了未必是按比例绘制并且被认 为是在范围上不受限的实施例。通过使用附图，将对一些实施例进行更加 特殊和详细的描述和解释，在附图中：

图1是根据范例实施例的竖直集成相控阵列天线射频集成电路芯片设 备的俯视图；

图2是根据实施例安装于辅助低成本封装上的相控阵列天线射频集成 电路芯片设备的透视图；

图3是根据实施例安装于图2所示的辅助低成本封装上且沿截面线3-3 获得的相控阵列天线射频集成电路芯片设备的截面视图；

图4是根据实施例安装于图3所示的辅助低成本封装上的相控阵列天 线射频集成电路芯片设备的详细截面视图；

图5是根据范例实施例的顶部低损耗相控阵列天线的详细截面视图；

图5a-5h是根据几个实施例，在处理期间图5所示的低损耗相控阵列天 线的截面视图；

图5j是根据范例实施例，在处理期间图5所示PAA天线的详细透视剖 面视图和零件线框视图；

图5f-l是根据范例实施例，在处理期间图5所示PAA天线的详细透视 剖面视图和零件线框视图；

图5k、5m和5n是根据范例实施例，图5所示的顶部低损耗相控阵列 天线的暴露层平面图；

图6是根据范例实施例的顶部低损耗相控阵列天线600的详细截面视 图；

图6d是根据范例实施例，在处理期间图6所示的顶部低损耗相控阵列 天线的一部分的截面视图；

图7是根据范例实施例的顶部低损耗相控阵列天线的详细截面视图；

图7d是根据范例实施例，在处理期间部分图7所示的顶部低损耗相控 阵列天线的截面视图；

图8是根据范例实施例的顶部低损耗相控阵列天线的详细截面视图；

图9是包括安装于诸如辅助低成本封装的板上的过硅通孔RFIC芯片的 相控阵列天线射频集成电路芯片设备的分解、线框透视图；

图10是根据范例实施例的包括具有腔的相控阵列天线基板的芯片封装 的截面视图；

图11是根据范例实施例的过程和方法流程图；以及

图12是根据实施例的计算机系统的示意图。

具体实施方式

已经公开了将过硅通孔射频集成电路（TSV RFIC）管芯组装到相控阵 列天线基板的过程。相控阵列天线基板具有设置于个体天线元件下面的腔。

现在将参考附图，其中可以向类似的结构提供类似的后缀参考编号。 为了更加清晰地示出各种实施例的结构，这里包括的附图都是集成电路结 构的示意性表示。因此，所制造集成电路结构的实际外观，例如在显微照 片中，可能出现不同，然而仍然结合了所示实施例主张的结构。此外，附 图可以仅示出有利于了解所示实施例的结构。为了保持附图清晰，将不包 括本领域已知的额外结构。

图1是根据范例实施例的相控阵列天线射频集成电路芯片设备100的 俯视平面图。以简化形式示出了相控阵列天线（PAA）基板110，即具有平 面天线元件111、112、113、114、115、116、117、118、119、120、121、 123、124、125和126的4×4阵列。将PAA元件部署成4-4-4–4的 行。在该实施例中，八个PAA元件是接收机元件，八个PAA元件是发射机 元件。在实施例中，PAA元件的数量从4到64。在实施例中，PAA元件的 数量为6X6阵列的36，其中，18个PAA元件为接收机元件，18个PAA 元件为发射机元件。在实施例中，PAA元件的数量为8X8阵列的64，其 中，32个PAA元件为接收机元件，32个PAA元件为发射机元件。在实施 例中，将64元件分到许多阵列中。例如，对四个4x4阵列进行配置，其各 自的两个天线元件被配置成接收，两个被配置成发射。在实施例中，将32- 元件相控阵列天线分到许多阵列中。例如，对两个4x4阵列进行配置，其 各自的两个天线元件被配置成接收，两个被配置成发射。

过硅通孔（TSV）管芯128由PAA基板110之下的虚线示出，TSV管 芯128与PAA基板110竖直地集成（Z-方向）。在实施例中，TSV管芯128 包括半导体材料的有源和无源电路。例如，TSV管芯128是位于California， Santa Clara市的Intel公司所生产的处理器的一部分。在实施例中，TSV管 芯128包含诸如双核处理器微电子装置的芯片上系统（SoC）128。在实施 例中，TSV管芯128包括数字处理器和射频集成电路（DP-RFIC）混合装 置128。在实施例中，TSV管芯128包括SoC128，SoC128包括DP和图 形（DP-GIC）混合，例如代号为Sandy Bridge并由Intel公司制造的类型。

在实施例中，TSV管芯128是射频集成电路（RFIC）TSV管芯128。 可以看出，TSV RFIC管芯128具有小于PAA基板110的占用面积，并且 PAA基板110对称地设置于TSV RFIC管芯128之上。如图所示，在PAA 基板110和TSV RFIC管芯128之间可以看到四边形的对称。“四边形对称” 可以理解为在设备100的X-Y中心处开始，当沿着同一条线向相反方向移 动时，通过遇到类似的PAA元件来平衡遇到的PAA元件。尽管平面天线元 件被示为四边形对称，也可以将他们部署成其他配置，例如径向对称。也 可以将平面天线元件部署成例如3-5-5–3的行，其是16-元件阵列，尽管 16是一个完全数值平方，所述16-元件阵列并不是一个完全几何平方。也可 以将平面天线元件部署成例如4-6-6-6-6–4的行，其是32-元件阵列， 不完全平方。

能够通过将TSV RFIC管芯128设置于PAA基板110的正下方，有利 于在二者之间实现更均匀的阻抗、信号衰减和相位延迟。均匀阻抗可能意 味着可以操作设备100以在指定应用中，当对比任何两个PAA基板上的天 线元件操作时，无法在线性阻抗中观察到显著差异。此外，能够通过将TSV RFIC管芯128设置于PAA基板110的正下方，可以获得有用的小型设备， 这将促进封装小型化。

图2是根据实施例，安装于辅助低成本封装230（也称作板230）上的 相控阵列天线射频集成电路芯片设备200的透视图。在实施例中，板230 是直接芯片贴装（DCA）板230。在使用辅助低成本封装230时，RF/mm- 波信号的去除允许与板230上的低频信号有更大间距。这使得能够直接将 管芯一级互连，例如受控熔塌芯片连接（C4）凸块连接到板230。

为了示出设置于PAA基板210下方（Z-方向）的TSV RIFC管芯228 的定位，在部分线框中示出设备200。平面天线的4X4PAA配置设置于PAA 基板210上，其中之一用附图标记211表示。

TSV RFIC管芯228被图示为具有四个一组的16个过硅通孔，其中的 四个用附图标记232表示。将16个TSV232的每一个耦合到对应的平面天 线元件，例如平面天线元件211。图2中未示出的额外TSV可以用来为16 个信号TSV232提供合适的电气接地参考。TSV RFIC管芯228通过多个 电气凸块234倒装芯片安装到直接芯片贴装（DCA）板230，电气凸块中的 一个用附图标记234表示。电气凸块234是一级互连凸块，例如，附着到 管芯有源侧的C4凸块。如图所示，电气凸块被配置成12X12阵列，但在 需要时可以使用其他的凸块数。在PAA基板210和辅助低成本封装230之 间部署额外的伪凸块，其中之一用附图标记236表示。伪凸块236桥接PAA 基板210和辅助低成本封装230之间的间隙，并且增加了设备200和辅助 低成本封装230的机械以及热应力稳定性。在实施例中，至少对于PAA基 板210和TSV RFIC228，通过伪凸块236获得电气接地功能。

图3是根据实施例，安装于图2所示直接芯片贴装板230上并且沿截 面线3-3截取的相控阵列天线射频集成电路芯片设备300的截面视图。设备 300包括PAA基板210和TSV RFIC228。此外，通过背部电气凸块238将 辅助低成本封装230耦合到PAA基板210。可以在TSV RFIC228中看到 多个TSV，其中两个用附图标记232表示。在图3中可以看到其他的结构。 在TSV RFIC228是RF和毫米波信号通过TSV传输到相控阵列天线的有源 RF装置的情况下，低频功能与PAA基板210分离并且包含于辅助低成本封 装230中。这种竖直集成系统减少了信号拥塞并且促成了受限于PAA基板 210尺度的小外形因子。在实施例中，PAA基板210在60GHz范围内工作， 而辅助低成本封装230在更低的频率下工作。

在实施例中，将60GHz或者毫米波相控阵列或者包括平面天线元件 211、212、213和214的毫米波组装到需要通过无线链路而具有Gb/s数据 速率的毫米波（mm波）TSV RFIC228。在实施例中，无线链路用于对来 自未压缩高清度（HD）视频的无线传输进行无线显示。

图4是根据实施例，安装于图3所示直接芯片贴装板的相控阵列天线 射频集成电路芯片设备的详细截面视图。设备400包括PAA基板210和TSV RFIC228。设备400安装于辅助低成本封装230上。

在图示的PAA基板210中，通过阵列掩模240暴露的平面天线元件212 和213出现两次。平面天线元件212和213下方是对应的腔255，其允许有 用的带宽增强。在实施例中，金属层242设置于PAA基板210中以增强天 线带宽。通过至少一条迹线244来完成TSV RFIC228和天线元件的电气接 触，该迹线244通过背部凸块238耦合到TSV232。通过感应或者直接耦合 来实现穿过PAA基板210的天线元件212和213的电气耦合。在实施例中， PAA基板210包括第一电介质层252和与第一电介质层242配合的第二电 介质层254。在实施例中，第一电介质层252具有比第二电介质层254高的 介电常数。第二电介质层254是玻璃材料。在实施例中，第一电介质层252 是玻璃材料。在实施例中，第一电介质层252是有机材料。在实施例中， 第一电介质层252是陶瓷材料。在实施例中，第一电介质层252是无机材 料，例如氧化铝。

第二电介质层254也配置有多个腔255，将其每一个都在天线元件之下， 例如天线元件212和213下，进行对准。可以看出，第二电介质层254具 有在天线元件和金属层242之间延伸的厚度256。在每个天线元件212之下， 腔255减少第二电介质层254的有效厚度至剩余厚度257，并且减少设置于 腔255内的任何物质，例如空气。在实施例中，腔255向外部环境开放（见 图5j），使得外部环境的改变可以允许腔255吸入变化的外部压力。

TSV RFIC228包括呈现为有源表面227的有源器件层250。以顶部键 合焊盘251部分地表示金属化。有源表面227与管芯背部表面229相对。 金属化层251也可以称作硅后端251。在实施例中，根据对TSV RFIC228 的给定要求，金属化层251具有几层金属，例如金属-1（Ml）至Ml2。为 了使得TSV RVIC228与PAA基板210的天线元件能够进行通信，在任何 情况下，TSV232都起源于金属层251并且穿过TSV RVIC228到达背部表 面229。TSV232与背部凸块238发生电气接触并且因此耦合到天线元件212 和213。

辅助低成本封装230通过电气凸块234耦合到TSV RFIC228，并且通 过伪凸块236耦合到PAA基板210（参见图3）。在实施例中，辅助低成本 封装230是一级芯片贴装基板并且提供焊盘表面231作为二级芯片贴装表 面。在实施例中，焊盘表面231是焊盘栅阵列表面231。在实施例中，焊盘 表面231是针栅阵列表面231。

图5是根据范例实施例的顶部低损耗相控阵列天线500的详细截面图。 天线500是PAA基板510的一部分。在图示的PAA基板510中，通过厚度 约为20微米（μm）的阵列掩模540暴露的平面天线元件511、512、513 和514出现了四次。在实施例中，阵列掩模540是封装平面天线元件的钝 化层。如图所示，平面天线元件511、512、513和514暴露于顶表面，但 它们在其底表面上被第二电介质层554覆盖。

腔555设置于PAA基板510中，在每个平面天线元件下方，以促成有 用的带宽提高。在实施例中，金属层542设置于PAA基板510中以提高天 线带宽。

通过至少一条迹线544实现TSV RFIC和天线元件511、512、513和 514之间的电气接触，所述至少一条迹线544通过设置于TSV RFIC和PAA 基板510之间的背部凸块538耦合到TSV。迹线544可以是具有空隙580 的地平面，其有助于发射器迹线545和对应平面天线元件514之间的电感 耦合。可以看出，发射器迹线545、腔555和平面天线元件是竖直对准的。 迹线544受到阻焊剂541的保护，阻焊剂541可以具有大约20μm的厚度。 通过阻焊剂541提供电气凸块538，以将PAA510耦合到诸如TSV RFIC的 器件。通过电感耦合实现天线元件511、512、513和514通过PAA基板510 的电气耦合，其中发射器迹线545通过诸如玻璃材料的高k电介质552和 包括腔555的低k电介质层554向天线元件511、512、513和514上发射 EM波。

可以看出，第二电介质554具有在天线元件和迹线544之间延伸的厚 度556。在每个天线元件511、512、513和514下方，腔555将第二电介质 554的有效厚度减小到剩余厚度557，并减少设置于腔555中的任何环境物 质，例如空气。在实施例中，腔555向外界环境开放，使得外界环境的变 化可以允许腔555吸入变化的外部压力。

低k电介质层554也可以是玻璃材料。在实施例中，第一电介质层652 的Er约为5.5，tan_delta约为0.001，厚度约为100μm，低k电介质层654 的Er约为2.0到2.5，tan_delta约为0.001，厚度约为250μm到约400μm。

图5a-5h是根据几个实施例，在处理期间图5所示的低损耗相控阵列天 线的截面图。图5a是根据范例实施例，在制造期间图5所示的顶部低损耗 相控阵列天线的截面图。例如，通过无电镀，利用金属材料覆盖将变成第 二电介质554的材料，所述金属材料将变成天线元件511。

图5b是根据实施例在进一步处理之后，图5a中所示的PAA基板的截 面图。从图5a中所示的金属材料构图出平面天线元件511、512、513和514 的阵列，以形成相控阵列天线。在图5c中，通过粘附钝化层540进行进一 步处理，以保护PAA元件511、512、513和514。在实施例中，对阵列掩 模540进行构图，以从上方（Z方向）暴露PAA元件511-514。

在图5d中，通过在每个PAA元件511、512、513和514下方形成多个 腔555来进行进一步处理。可以进行处理，例如激光打孔，以形成腔555。 在实施例中，进行钻头钻孔。在实施例中，进行激光钻孔。在实施例中， 首先进行钻头钻孔，继之以激光钻孔。在实施例中，在相邻腔之间形成浅 沟槽592，以有助于进行环境条件调节。

图5e是根据实施例在处理期间，图5中所示的PAA基板的截面图。这 里观察到，使第二电介质554与第一电介质分离，继之以连接它们，以形 成图5中所示的PAA基板500。利用将形成迹线544一部分的金属材料覆 盖第一电介质552。在图5f中，已经进行了处理，以构图迹线544，并通过 形成之间的填充电气通孔将两条迹线电耦合。还进行进一步处理以组装对 应于固定到图5d中所示第二电介质554的多个PAA元件的两种形式的发 射器迹线545。

图5f-l是与图5f中所示结构相反，在处理期间第一电介质层552的截 面图。形成第一电介质层腔555.1，伴随形成通孔，使得腔555.1增强例如 在图5d的第二电介质层554中所示的腔555。

在图5g中，已经在发射器迹线545和迹线544上方形成了阻焊剂541。 在图5h，已经对阻焊剂541进行构图，以暴露发射器迹线545，还形成电 气凸块538以与迹线544相通。

图6是根据范例实施例的顶部低损耗相控阵列天线600的详细截面图。 天线600是PAA基板610的部分。在图示的PAA基板610中，通过厚度可 约为20μm的阵列掩模640暴露的平面天线元件611、612、613和614出 现了四次。在实施例中，阵列掩模640是从下方（在基板610之内）封装 平面天线元件的钝化层。如图所示，平面天线元件511、512、513和514 暴露于顶表面，它们还在其底表面上被其对应的腔655暴露。

腔655设置于PAA基板610中，在每个平面天线元件下方，以有助于 有用的带宽提高。如图所示，腔655垂直延伸以暴露平面天线元件。在实 施例中，金属层642设置于PAA基板610中以提高天线带宽。

通过至少一条迹线644实现TSV RFIC和天线元件611、612、613和 614之间的电气接触，所述至少一条迹线644通过设置于TSV RFIC和PAA 基板610之间的背部凸块耦合到TSV。迹线644可以是具有空隙680的地 平面，其有助于发射器迹线645之间的电感耦合。迹线644受到阻焊剂641 的保护，阻焊剂641可以具有大约60μm的厚度。通过阻焊剂641提供电 气凸块638，以将PAA610耦合到诸如TSV RFIC的器件。通过电感耦合实 现天线元件611、612、613和614通过PAA基板610的电气耦合，其中发 射器迹线645通过诸如玻璃材料的高k电介质652和包括腔655的低k电 介质层654向天线元件611、612、613和614上发射EM波。

可以看出，第二电介质654具有在天线元件和迹线644之间延伸的厚 度656。在每个天线元件611、612、613和614下方，腔655将第二电介质 层654的有效厚度减小到第二电介质层654基本为零的剩余厚度，但其包 括设置于腔655中的任何环境物质，例如空气。在实施例中，腔655向外 界环境开放，使得外界环境的变化可以允许腔655吸入变化的外部压力。

低k电介质层654也可以是玻璃材料。在实施例中，第一电介质层652 的Er约为5.5，tan_delta约为0.001，厚度约为100μm，低k电介质层654 的Er约为2.0到2.5，tan_delta约为0.001，厚度约为250μm到约400μm。

图7是根据范例实施例的顶部低损耗相控阵列天线700的详细截面图。 天线700是PAA基板710的部分。在图示的PAA基板710中，设置于低k 电介质层754的腔755内部的平面天线元件711、712、713和714出现了 四次。腔755设置于PAA基板710中，每个平面天线元件设置于腔755中， 以有助于有用的带宽提高。在实施例中，金属层742设置于PAA基板710 中以提高天线带宽。

通过至少一条迹线744实现TSV RFIC和天线元件711、712、713和 714之间的电气接触，所述至少一条迹线744通过设置于TSV RFIC和PAA 基板710之间的背部凸块耦合到TSV。迹线744可以是具有空隙780的地 平面，其有助于发射器迹线745之间的电感耦合。迹线744受到阻焊剂741 的保护，阻焊剂741可以具有大约20μm的厚度。通过阻焊剂741提供电 气凸块738，以将PAA710耦合到诸如TSV RFIC的器件。通过电感耦合实 现天线元件711、712、713和714通过PAA基板710的电气耦合，其中发 射器迹线745通过诸如玻璃材料的高k电介质752和包括腔755的低k电 介质层754向天线元件711、712、713和714上发射EM波。

可以看出，第二电介质754具有在PAA基板710顶部（外部）和迹线 744之间延伸的厚度756。在每个天线元件711、712、713和714下方，腔 755将第二电介质754的有效厚度减小到剩余厚度757，并减少了腔755中 设置的任何物质，例如空气。在实施例中，腔755向外界环境开放，使得 外界环境的变化可以允许腔755吸入变化的外部压力。

低k电介质层754也可以是玻璃材料。在实施例中，第一电介质层752 的Er约为5.5，tan_delta约为0.001，厚度约为100μm，低k电介质层754 的Er约为2.0到2.5，tan_delta约为0.001，厚度约为250μm到约400μm。

图8是根据范例实施例的顶部低损耗相控阵列天线800的详细截面图。 天线800是PAA基板810的部分。在图示的PAA基板810中，通过厚度可 约为20μm的阵列掩模840暴露的平面天线元件811、812、813和814出 现了四次。腔855设置于PAA基板810中，在每个平面天线元件下方，以 有助于有用的带宽提高。在实施例中，金属层842设置于PAA基板810中 以提高天线带宽。

通过至少一条迹线844实现TSV RFIC和天线元件811、812、813和 814之间的电气接触，所述至少一条迹线844通过设置于TSV RFIC和PAA 基板810之间的背部凸块耦合到TSV。迹线844可以是具有空隙880的地 平面，其有助于发射器迹线845之间的电感耦合。通孔接触890通过迹线 844中的空隙并接触到天线元件814。因此，在本实施例中，从发射器迹线 845通过通孔接触890接触天线元件814。

迹线844受到阻焊剂841的保护，阻焊剂841可以具有大约20μm的 厚度。通过阻焊剂841提供电气凸块838，以将PAA810耦合到诸如TSV RFIC的器件。通过通孔接触890实现天线元件811、812、813和814通过 PAA基板810的电气接触。

可以看出，第二电介质854具有在天线元件和金属层842之间延伸的 厚度856。在每个天线元件811、812、813和814下方，腔855将第二电介 质854的有效厚度减小到剩余厚度857，并减少了腔855中设置的任何物质， 例如空气。在实施例中，腔855向外界环境开放，使得外界环境的变化可 以允许腔855吸入变化的外部压力。

图6d是根据范例实施例，在处理期间图6所示的顶部低损耗相控阵列 天线600的一部分的截面图。PAA天线600的处理可以类似于图5a-5c中所 示的PAA天线500，其变化在于，形成腔655，延伸以从下方暴露PAA元 件611、612、613和614（在PAA基板610之内）。进行腔655的蚀刻或钻 孔，或其组合，仔细留下固定于第二电介质654中的PAA元件的侧边缘（X-Y 方向）。在实施例中，开始物理钻孔过程，以形成腔的前体，继之以激光钻 孔过程，该过程停止于PAA元件上。

图7d是根据范例实施例，在处理期间图7所示的顶部低损耗相控阵列 天线700的一部分的截面图。PAA天线700的处理可以类似于图5a-5c中所 示的PAA天线500，其变化在于，形成腔755之后，继之以在腔之内形成 PAA元件711、712、713和714。在处理实施例中，进行腔755的蚀刻或钻 孔或其组合。在腔的拓扑结构上方毯式形成金属膜，继之以双向蚀刻，其 使用腔755的深度以保护PAA元件711、712、713和714。由腔755的深 度和定向蚀刻的浅角度，保护PAA元件711、712、713和714不被蚀刻。 可以使用其他处理方法以在腔755之内形成PAA元件711、712、713和714。 在腔755之内形成PAA元件711、712、713和714之后，倒置第二电介质 层754，并组装到第一电介质层752，如图7中所示。

图5j是根据范例实施例，在处理期间图5中所示的PAA天线500的透 视剖面和部分线框详细图。相对于图5中所示的天线500倒置该结构。处 理处在近似等于图5d所示结构的状态，只是暴露了详细截面，其显露出图 5中看到的两个天线元件513和514。

可以看出，已经在第二电介质层554的基底中形成了浅沟槽592。浅沟 槽592实现了腔555之内的周围气体平衡以及其中的水分管理。

在实施例中，在玻璃基板上测试天线。在平面天线元件下方没有腔的 情况下，测试第一天线。在3.6GHz处测试第一天线（输入回程损耗小于-10dB 的频率范围）。利用与第一天线相同的尺寸和相同的阵列配置测试第二天 线。第二天线的腔覆盖区等于平面天线元件的面积。第二天线的腔形状因 子类似于图5所示，但没有结构542。在迹线544和第二电介质层554的接 合处测量覆盖区尺寸。在4.7GHz处测试第二天线。利用与第一天线相同的 尺寸和相同的阵列细节测试第三天线。第三天线的腔覆盖区大于平面天线 元件的面积，例如如图5j中所示。第三天线的腔形状因子类似于图5所示， 但没有结构542。在迹线544和第二电介质层554的接合处测量覆盖区尺寸。 腔覆盖区与天线元件比值大约为1.96。在5.1GHz处测试第三天线。

图5k、5m和5n是根据范例实施例，图5中所示的顶部低损耗相控阵 列天线的暴露层平面图。图5k是根据实施例，图5中所示的PAA基板500 的顶部平面图。相控阵列天线元件511-526的阵列被示为处在第二电介质 554上，第二电介质层554中以虚线示出了腔555。腔555设置于相控阵列 天线元件511-526的阵列下方。根据实施例，腔覆盖区与天线元件面积的比 值大约为1.96。

图5m是根据实施例，图5中所示的PAA基板的一部分的剖视顶部平 面图。在图5中的层次上，至少一条迹线544被示为具有空隙580，其中第 二电介质554与至少一条迹线544配合。而腔555在图5k中具有投影图像， 腔555在至少一条迹线544上具有覆盖区。

图5n是根据实施例，图5中所示的PAA基板的一部分的剖视顶部平 面图。至少一条迹线544的下部被示为具有投影到其上的腔覆盖区555。发 射器迹线545被示于电介质绝缘体541中，该电介质绝缘体541可以是焊 料掩模材料。

图9是相控阵列天线射频集成电路芯片设备900的分解线框透视图， 该设备包括安装于诸如辅助低成本封装的板930上的过硅通孔RFIC芯片 928。在实施例中，板930是DCA封装。在实施例中，板930包括嵌入的 无源装置994。如图所示，该设备900配置有TSV RFIC928和PAA基板 910，PAA基板包括设置于每个平面天线元件下方的腔（未示出）。图示的 PAA基板910具有3-5-5-3（X方向）配置的16个天线元件911到926。

TSV RFIC928设置于辅助低成本封装930上方，无源装置994（在本 图中为折叠式电感器994）嵌入辅助低成本封装930中。在实施例中，该设 备包括PAA基板910、TSV RFIC928以及TSV DP992。在实施例中，装置 992是存储器管芯，例如固态驱动器（SSD），RF管芯928是混合式RF和 DP集成电路管芯928。在实施例中，RF管芯928受到混合式DP-GIC管芯 992的支撑。在实施例中，仅有PAA基板910和TSV RFIC928。以简化形 式示出了设备900，其包括支撑TSV DP992的TSV DP金属化996和支撑 TSV RFIC928的RFIC金属化950。

在实施例中，与图9所示的取向相比，TSV RFIC928被倒置，使得金 属化950和有源表面邻接PAA基板910，以实现到达天线单元911-926更 短的连接。

在实施例中，辅助低成本封装930是无内核基板930，其包括至少一个 嵌入其中的无源装置。根据任何公开的实施例，通过电气凸起，或根据已 知技术以其他方式，进行DP-RFIC992和辅助低成本封装930之间的电气 连通。如图所示，如果有的话，DP-RFIC992是根据任何公开实施例利用电 气凸块或根据已知技术以其他方式配合到辅助低成本封装930的倒装芯片 992。根据2010年12月20日提交的PCT专利申请No.PCT/US2010/061388 中公开的任何技术，可以将其他无源器件嵌入辅助低成本封装中，在此通 过引用将其公开全文并入。

根据实施例，可以在TSV RFIC928的硅之内部署任何RF质量的电容 器。作为前端模块无源器件，在TSV RFIC928之内部署至少一个RF质量 的电容器，保留在TSV RFIC928的硅之内，其中与可以部署于辅助低成本 封装930之内的电感器相比，可以利用用于有用电容和有用小尺寸的高k 电介质材料制造它。

图10是根据范例实施例，包括具有腔1055的相控阵列天线基板1080 的芯片封装1000的截面图。

芯片封装1000包括RF管芯1010。在实施例中，还提供了TSV后续数 字处理器（DP）管芯1052。还提供了安装基板1072以及PAA基板1080。 在实施例中，安装基板1072是DCA板1072。TSV后续管芯1052通过RF 管芯1010耦合到PAA基板1080。

在图示的PAA基板1080中，通过阵列掩模1086暴露的平面天线元件 1081、1082、1083和1084出现了四次。在实施例中，阵列掩模1086为钝 化层，利用它覆盖天线元件。在实施例中，在PAA基板1080中设置具有 空隙1096的金属层1088。在实施例中，提供额外的金属层1089以增强天 线带宽。地平面1088通过PAA基板1080中的地通孔1092耦合到伪凸块 1090。

通过至少一条发射器迹线1094实现RF管芯1010和天线元件之间的电 气接触。通过电感耦合的空隙馈送实现通过PAA基板1080的天线元件 1081、1082、1083和1084的电气耦合，所述电感耦合包括迹线1044中的 贯通空隙1096和第二电介质1096中的贯通腔1055。在实施例中，PAA基 板1080包括第一电介质层1098和第二电介质层1096。在实施例中，第一 电介质层1098为玻璃，具有比同为玻璃的第二电介质层1096更高的介电 常数。

RF管芯1010通过至少一个TSV1057耦合到PAA基板1080，并耦合 到至少一条发射器迹线1094。所述至少一个TSV1057用于信号和功率以及 接地功能之一。在实施例中，RF管芯1010TSV信号被发送到相控阵列天 线元件，但低频功能与PAA基板1080分开并包含于安装基板1072中。这 种集成系统减小了信号拥塞，并有助于受到PAA基板1080尺度限制的更 小X-Y形状因子。

除了信号/功率/接地TSV1057之外，RF管芯1010的至少一个扇区是 利用形成外壳1026的屏蔽TSV1026和形成点阵盖1028的背侧屏蔽1028 屏蔽的扇区1024。现在可以理解，可以交换RF管芯1010和DP管芯1052 的位置，RF管芯1010的有源表面可以邻接PAA基板1080。

图11是根据范例实施例的过程和方法流程图1100。

在1110，该过程包括形成在平面天线元件下方具有腔的相控阵列天线 基板。应该理解，第一电介质和第二电介质是独立制造，然后组装的。在 非限制性范例实施例中，第二基板554是由与制造第一基板552不同的企 业实体制造的。

在非限制性过程实施例中，腔覆盖区被形成为比平面天线元件的面积 小面积的50%到99.9%。在非限制性过程实施例中，腔覆盖区被形成为等 于平面天线元件的面积。在非限制性过程实施例中，腔覆盖区被形成为比 平面天线元件的面积大100.1到300%。在非限制性过程实施例中，腔覆盖 区被形成为比平面天线元件的面积大196%。

在1120，方法实施例包括组装过硅通孔管芯和相控阵列天线基板的设 备。在非限制性范例实施例中，将图3中所示的TSV RFIC228组装到PAA 基板210。在非限制性范例实施例中，组装TSV RFIC管芯，使其有源表面 邻接PAA基板。

在1122，过程实施例包括将TSV存储器管芯组装或增加到设备。

在1124，过程实施例包括将过硅通孔数字处理器组装或增加到设备。 在非限制性范例实施例中，如图1000所示，将TSV DP1052增加到TSV RFIC1010。

在1126，一种过程包括将TSV RFIC组装到PAA基板，使得电气耦合 是通过TSV RFIC和PAA的平面天线元件之间的空隙馈送实现的。在非限 制性范例实施例中，空隙馈送将图4、5、6和7中所示的PAA基板耦合到 相应的RF管芯。

在1128，一种过程包括将TSV RFIC组装到PAA基板，使得电气耦合 是通过TSV RFIC和PAA的平面天线元件之间的导电通孔馈送实现的。在 非限制性范例实施例中，如图8所示，在设备800上使用导电通孔馈送。

在1130，一种方法实施例包括测试设备。在非限制性范例实施例中， 该设备实质上由配合到TSV RFIC的PAA基板构成，在将设备组装到辅助 低成本封装之前，对其进行测试。例如，测试夹具可以具有与TSV RFIC类 似的电气接触覆盖区，从而可以无需固定永久性辅助低成本封装来进行测 试。

在1140，一种过程实施例包括将设备组装到板。在实施例中，板为辅 助低成本封装。在实施例中，板为DCA板。在非限制性范例实施例中，在 将设备组装到辅助低成本封装之后，进行1140处的测试。

在1142，一种过程实施例包括在板中或板上制造至少一个无源器件。 在非限制性范例实施例中，如图9所示，向无内核辅助低成本封装930中 制造折叠电感器994。在实施例中，在辅助低成本封装和TSV RFIC之间部 署凸块电感器。在实施例中，在TSV RFIC和至少部分辅助低成本封装930 中之间部署堆叠通孔电感器。

在1150，一种方法实施例包括将设备组装到计算机系统。在非限制性 范例实施例中，图12中所示的计算机系统具有天线元件的功能，例如结合 本公开公开的任何在平面天线元件下方具有腔的PAA基板。在非限制性范 例实施例中，在板是基础基板的情况下，将设备组装到计算机系统。

在1160，方法实施例包括通过TSV RFIC和PAA基板操作远程装置。 在实施例中，利用PAA元件1282由设备实施例操作远程装置1284。

图12是根据实施例的计算机系统示意图。图示的计算机系统1200（也 称为电子系统1200）能够包括根据本公开中阐述的几个公开实施例及其等 价物的任一个的设备，该设备包括配合到具有腔的PAA基板的TSV RFIC。 将包括配合到具有腔的PAA基板的TSV RFIC的设备组装到计算机系统。 计算机系统1200可以是诸如上网本计算机的移动装置。计算机系统1200 可以是诸如无线智能电话的移动装置。计算机系统1200可以是台式计算机。 计算机系统1200可以是手持读取器。计算机系统1200可以集成到汽车中。 计算机系统1200可以集成到电视中。计算机系统1200可以集成到DVD播 放机中。计算机系统1200可以集成到数字摄像放像机中。

在实施例中，电子系统1200是一种计算机系统，其包括系统总线1220， 以对电子系统1200的各部件进行电气耦合。系统总线1220是根据各实施 例的单个总线或任何总线组合。电子系统1200包括向集成电路1210供电 的电压源1230。在一些实施例中，电压源1230通过系统总线1220向集成 电路1210供应电流。

集成电路1210电耦合至系统总线1220，包括根据实施例的任何电路或 电路组合。在实施例中，该集成电路1210包括处理器1212，其可以是任何 类型的设备，包括配合到具有腔实施例的PAA基板的TSV RFIC。如这里 使用的，处理器1212可以表示任何类型的电路，例如，但不限于微处理器、 微控制器、图形处理器、数字信号处理器或另一种处理器。在实施例中， 处理器1212是这里公开的BBUL嵌入式TSV RFIC管芯。在实施例中，在 处理器的存储器高速缓存中发现了SRAM实施例。集成电路1210中可以包 括的其他类型电路是定制电路或专用集成电路（ASIC），例如用于无线装置 中的通信电路1214，无线装置例如是蜂窝电话、智能电话、寻呼机、便携 式计算机、双向无线电装置和类似的电子系统。在实施例中，处理器1210 包括管芯上存储器1216，例如静态随机存取存储器（SRAM）。在实施例中， 处理器1210包括嵌入式管芯上存储器1216，例如嵌入式动态随机存取存储 器（eDRAM）。

在实施例中，利用后续集成电路1211补充集成电路1210，后续集成电 路例如是本公开阐述的图形处理器或射频集成电路或两者。在实施例中， 双集成电路1210包括嵌入式管芯上存储器1217，例如eDRAM。双集成电 路1211包括RFIC双处理器1213和双通信电路1215以及双管芯上存储器 1217，例如SRAM。在实施例中，特别配置双通信电路1215进行RF处理。

在实施例中，至少一个无源器件1280被耦合到后续集成电路1211，使 得集成电路1211和至少一个无源器件是任何设备实施例的部分，该设备实 施例包括配合到具有腔的PAA基板的TSV RFIC，腔包括集成电路1210和 集成电路1211。

在实施例中，电子系统1200包括天线元件1282，例如本公开中阐述的 任何PAA实施例。利用天线元件1282，例如本公开中阐述的任何PAA实 施例，可以由设备实施例通过无线链路远程操作诸如电视的远程装置1284。 例如，通过TSV RFIC和具有腔的PAA基板而工作的智能电话上的应用通 过无线链路，通过例如技术，向远达约30米的电视广播指令。

在实施例中，电子系统1200还包括外部储存器1240，外部储存器又可 以包括一个或多个适于特定应用的存储元件，例如形式为RAM的主存储器 1242、一个或多个硬盘驱动器1244和/或一个或多个处理可移除介质1246 的驱动器，例如软盘、紧致磁盘（CD）、数字可变盘（DVD）、闪速存储器 驱动器和现有技术中已知的其他可移除介质。在实施例中，在安装基板和 根据任何公开实施例的具有腔的PAA基板之间堆叠外部储存器1240作为 TSV芯片。在实施例中，外部储存器1240是嵌入式存储器1248，这样的设 备包括与根据任何公开实施例的具有腔的PAA基板配合的TSV RFIC。

在实施例中，电子系统1200还包括显示装置1250和音频输出1260。 在实施例中，电子系统1200包括诸如控制器1270的输入装置，控制器1270 可以是键盘、鼠标、触摸垫、小键盘、跟踪球、游戏控制器、微音器、语 音识别装置或向电子系统1200中输入信息的任何其他输入装置。在实施例 中，输入装置1270包括摄像机。在实施例中，输入装置1270包括数字声 音记录器。在实施例中，输入装置1270包括摄像机和数字声音记录器。

基础基板1290可以是计算系统1200的一部分。在实施例中，基础基 板1290是支撑设备的母板，该设备包括配合到具有腔的PAA基板的TSV RFIC。可以理解，辅助低成本封装可以是计算机系统1200的一部分以及辅 助低成本封装组装到的母板。在实施例中，基础基板1290是支撑设备的板， 该设备包括配合到具有腔的PAA基板的TSV RFIC。在实施例中，基础基 板1290结合了虚线1290之内涵盖的功能中的至少一个，是诸如无线通信 装置用户外壳的基板。

如这里所示，可以在若干不同实施例中实施集成电路1210，这里在各 实施例及其现有技术公知的等价物中阐述了一种设备，该设备包括配合到 根据几个公开实施例及其等价物的具有腔的PAA基板的TSV RFIC，电子 系统、计算机系统、制造集成电路的一种或多种方法以及一种或多种制造 和组装一种设备的方法，该设备包括配合到根据几个公开实施例的任一个 的PAA基板的TSV RFIC。元件、材料、几何结构、尺度和操作序列都可 以改变以适合特定的I/O耦合要求，包括利用至少一种自形成、自对准障碍 实施例及其等价物金属化的半导体基板。

尽管管芯可以指处理器芯片、RF芯片、RFIC芯片、IPD芯片或可能在 同一句中提到的存储器芯片，但不应将其解释为它们是等效结构。在整个 本公开中，提到“一个实施例”或“实施例”都表示将结合实施例描述的 特定特征、结构或特性包括在本发明的至少一个实施例中。整个本公开中 各处出现短语“在一个实施例中”或“在一实施例中”未必全都指相同实 施例。此外，在一个或多个实施例中，可以通过任何适当方式组合特定特 征、结构或特性。

可以通过参考图示的X-Z坐标理解诸如“上”和“下”、“上方”和“下 方”的术语，可以通过参考X-Y坐标或非Z坐标理解诸如“相邻”的术语。

提供了摘要以符合37C.F.R.§1.72（b）的规定，即需要一份摘要，以 让读者能够迅速明白技术公开的实质和要点。提交其的前提是，不将其用 于解释或限制权利要求的范围或含义。

在以上详细描述中，在单个实施例中将各个特征分到一起，以免使公 开流畅。本发明的实施例的这种方法不应被视为反映了如下意图，即所主 张的实施例需要比每个权利要求中明确枚举的更多特征。相反，如以下权 利要求所反映的，本发明的主题体现在比单一公开的实施例的所有特征更 少的特征中。于是，据此将以下权利要求并入具体实施方式中，每个权利 要求自身代表一个独立的优选实施例。

本领域的技术人员容易理解，可以对为了解释本发明性质而描述和例 示的各部分细节、材料和布置以及方法步骤做出各种其他变化，而不脱离 如后附权利要求表达的本发明原理和范围。