有源电力滤波器的输出滤波电路、滤波方法及设计方法

摘要

本发明公开了一种有源电力滤波器的输出滤波电路、滤波方法及设计方法，有源电力滤波器的输出滤波电路由逆变器侧电感L1、网侧电感L2、网侧并联电阻Rg、阻尼支路RdCd、高通支路Ch、单倍开关谐波支路CfLf、双倍开关谐波支路CfdLfd组成。本发明的DRLCL电路可以有效的滤除1kHz以上的高次谐波，单倍及双倍开关谐波，滤波效果完全满足IEEE519-1992关于各次谐波的要求，并且不会增加控制系统的复杂性。

说明书

技术领域

本发明涉及一种有源电力滤波器的输出滤波电路、滤波方法及设计方法，属 于电力电子装置设计领域。

背景技术

随着现代工业的发展，电力电子变流装置的使用越来越广泛，电力电子的应 用程度已成为了工业现代化的重要标志。同时，由于电网中大量电力电子设备的 应用，电压和电流的波形都产生了严重的畸变，因为电力电子器件都带有非线性 因素，一方面它能够满足人们对电能日益增长的各种需求，另一方面，大量的电 力电子元件的使用会对电网供电质量造成谐波污染，谐波引起的各种事故也不断 发生。现代企业及一些敏感设备对电能质量的要求比较高，谐波污染已成为电力 系统的公害之一，受到了人们的广泛关注。

随着电力电子技术的发展，谐波抑制技术也取得了突破性的进展，主要包括 主动谐波治理(多重或者多电平逆变技术；软开关技术；PWM整流技术)和被动 谐波治理(无源滤波和有源滤波)。无源滤波技术因为结构简单，成本低廉，技术 难度低被广泛应用，但是其谐波治理效果差，难以达到滤波要求，并且极易发生 谐振。而有源电力滤波器不但能弥补无源滤波器的不足，同时还能准确、动态的 补偿谐波电流，滤波效果很好。

但是有源电力滤波器采用PWM调制技术，输出电流中含有丰富的高频谐波 和开关谐波，传统的L和LCL输出滤波电路难以在保证有源电力滤波器带宽的 同时，有效抑制高次开关谐波，不能满足IEEE519-1992关于谐波的要求。为兼 顾有源电力滤波器系统带宽和高次谐波抑制两方面性能要求，有必要设计一种有 源电力滤波器的输出滤波电路、滤波方法及设计方法。

发明内容

本发明所要解决的技术问题是提供一种有源电力滤波器的输出滤波电路、滤 波方法及设计方法，该有源电力滤波器的输出滤波电路及滤波方法易于实施，且 滤波效果好。

发明的技术解决方案如下：

一种有源电力滤波器的输出滤波电路，由逆变器侧电感L₁、网侧电感L₂、 网侧并联电阻R_g、阻尼支路、高通支路C_h、单倍开关谐波支路、双倍开关谐波 支路构成；

记网侧的正端为A、并联支路公共点为B、逆变侧的正输出端为C、逆变侧的负 输出端和网侧的负端短接点为D；

逆变器侧电感L₁接在B和C之间；网侧电感L₂和网侧并联电阻R_g并联的A和 B之间；阻尼支路、高通支路C_h、单倍开关谐波支路和双倍开关谐波支路均并 联在B和D之间；

所述的阻尼支路由R_d和C_d串接而成；

所述的单倍开关谐波支路由C_f和L_f串接而成；

所述的双倍开关谐波支路由C_fd和L_fd串接而成。

(1)逆变器侧电感L₁满足下式：

$\frac{U_{\mathrm{dc}}{T}_s}{8\times 10\%I_{\mathrm{refm}}}<L_1<\frac{5U_{\mathrm{dc}}{T}_s}{3{\mathrm{\Delta i}}_{\mathrm{ref}}}$

其中，I_refm是有源电力滤波器输出峰值电流，U_dc是直流电压，Ts是开关周 期，△i_ref为一个控制周期参考电流变化量，取为有源电力滤波器的输出电流 的1／5；

(2)所述的网侧电感L₂与并联电容总和C_all设计满足：

网侧电感L₂和并联的总电容是抑制并网输出电流高频纹波，对低频段影响 很小，所以两个参数的设计要综合考虑。电感L₁+L₂上的总压降不能高于 逆变器接入电网点总电压的10％，同时为了保证有源电力滤波器的低频控 制性能和高频滤波性能，LCL输出滤波电路的谐振频率f_res设计为： 10f₁＜f_res<0.5f_s，f₁是基波频率，f_s是单倍开关频率；并 联电容的总数值要满足装置的无功功率的要求：并联支路总电容的无功容 量要求小于装置无功容量的5％；C_all的表达式为C_all=C_h+C_f+C_fd+C_d 【DRLCL滤波电路整体上的低通滤波特性及转折频率应与传统LCL滤波 电路一致，所以C_a11的值对应传统LCL滤波电路的电容，同时为所有并联 支路电容的代数和。】

【一股无功功率计算是仅考虑基波的，所以这里直接采用工频计算。】

(3)并联支路其余参数设计满足：

$\left(\begin{array}{c}{C}_d=\frac{1}{2}{C}_{\mathrm{all}}\\ C_h=\frac{1-k}{2}{C}_{\mathrm{all}}\\ C_f=\frac{20k}{54}{C}_{\mathrm{all}},C_{\mathrm{fd}}=\frac{7k}{54}{C}_{\mathrm{all}}\end{array}\right),$其中k为滤波配比因子，根据系统谐 振峰值最低点来确定；【所以k值匹配相应的DRLCL参数；

具体k值选取方法为：绘制R_d＝0时，滤波系数K_M和k，谐振频率f的三维 关系图；这个图根据后面的K_M表达式得到。

先确定谐振频率f，选取谐振频率f在滤波系数K_M的谐振峰值最小时对应 的k即为这里选定的k值。】

【所述的单倍开关谐波支路和双倍开关谐波支路的阻抗包括一个并联谐振 点和两个串联谐振点，对应的频率解分别为：

$f_s=\frac{1}{2\pi \sqrt{L_f{C}_f}},{2f}_s=\frac{1}{2\pi \sqrt{L_{\mathrm{fd}}{C}_{\mathrm{fd}}}}$$f_{\mathrm{sp}}=\frac{1}{2\pi }\sqrt{\frac{C_f+C_{\mathrm{fd}}}{C_f{C}_{\mathrm{fd}}(L_{\mathrm{fd}}+L_f)}}$

为保证两个谐振支路的滤波Q值相等，上述解还应满足：

${2f}_s-f_{\mathrm{sp}}=f_{\mathrm{sp}}-f_s=\frac{1}{2}{f}_s$

当C_h+C_f+C_fd=C’，所述的并联支路中的去除高通支路C_h的其他部分在低频 段与C’和电阻R’构成的串联阻尼支路阻抗特性一致，区别仅在两个开关谐 振点，如附图2。所以并联支路简化为R’C’阻尼支路和高通支路C_h并联。 为均衡阻尼损耗和高频衰减效果，C_h设计与C’相等，即满足：

$\left(\begin{array}{c}{C}_h+C_f+C_{\mathrm{fd}}=C_d=\frac{1}{2}{C}_{\mathrm{all}}\\ C_h=\frac{1-k}{2}{C}_{\mathrm{all}}\\ C_f=\frac{20k}{54}{C}_{\mathrm{all}},C_{\mathrm{fd}}=\frac{7k}{54}{C}_{\mathrm{all}}\end{array}\right)$

所述的滤波系数K_M对应系统谐振频率取最小值时，参照附图3：当频率取 得系统的谐振频率时，寻找K_M的最小值即可确定最优k=0.37；附图3表示 阻尼电阻Rd为0时候的关系图，此时没有阻尼作用，对应不同的k值，谐 振频率f=5.7kHz都有不同的谐振峰值，要想系统稳定，峰值应该选取最小， 所以可以选取k=0.37最为合适。】

(4)R_d的选取：

选取1Ω<R_d<3Ω；【应考虑阻尼损耗和高频谐波的滤波效果，一定范围内， 其数值增大，滤波效果会变好，但是损耗会增加，数值减小，滤波效果会 变差。参照附图4，：R_d>1时，5kHz-10kHz频段的滤波系数基本不变，结合 R_d的选取原则确定R_d的值，本发明选取为2Ω。结合附图4和阻尼损耗尽 量小的原则，所以1<R_d<3Ω较为合适。】

(1)网侧并联电阻R_g的设计

先根据下面表达式确定并联谐振频率fsp，再根据关系图的沟壑带选取Rg 的取值；

$f_{\mathrm{sp}}=\frac{1}{2\pi }\sqrt{\frac{C_f+C_{\mathrm{fd}}}{C_f{C}_{\mathrm{fd}}(L_{\mathrm{fd}}+L_f)}};$

所述的关系图是下式中分母模值|R_gZ_fm+Z_fz|与频率f和R_g的关系图；

$Z_{//R}=\frac{R_g{Z}_{\mathrm{fz}}}{R_g{Z}_{\mathrm{fm}}+Z_{\mathrm{fz}}}$

【说明：这个图绘制用不到fsp，图z轴为分母模值|R_gZ_fm+Z_fz|，y轴为R_g， x轴为频率f(f=ω／2π)(这个ω是下式中s包含的那个ω，均为角频率， 是变量)，三个变量，用matlab即可绘制出相应关系。】

其中，

Z_fz=s⁴L_fC_fL_fdC_fd+s²(L_fC_f+L_fdC_fd)+1

Z_fm=s³C_fC_fd(L_f+L_fd)+s(C_f+C_fd)，s表示频域的因子，即s＝j ω。

【所述的网侧并联电阻R_g并联在网侧电感L₂两侧，由于网侧电压并不产生 谐波，所以对于谐波而言网侧相当于短路，即电阻与两条并联的开关谐波 支路相当于，主要用与抑制两条并联的开关谐波支路的并联谐振点，同时 配合R_d抑制整个DRLCL电路系统的谐振点，由于网侧电感L₂的内阻非常 小，所有的输出电流几乎从网侧电感L₂上流过，而R_g上几乎没有电流，所 以R_g损耗非常小，这样电阻R_g不但能承担电阻R_d的部分作用，还有利于 减少系统的总损耗，同时还能抑制两条并联的开关谐波支路的并联谐振点。 R_g与两条并联的开关谐波支路的并联阻抗Z_∥R为：

$Z_{//R}=\frac{R_g{Z}_{\mathrm{fz}}}{R_g{Z}_{\mathrm{fm}}+Z_{\mathrm{fz}}}$

其中，

Z_fz=s⁴L_fC_fL_fdC_fd+s²(L_fC_f+L_fdC_fd)+1

Z_fm=s³C_fC_fd(L_f+L_fd)+s(C_f+C_fd)，s表示频域的因子，即s＝j ω：

根据所述的Z_∥R表达式绘制出分母模值|R_gZ_fm+Z_fz|与频率f和R_g的关系图 (附图5)，R_g的选取应遵循：Z_∥R的分母模值在并联谐振频率处取最小值， 结合这个原则并参考附图5中的沟壑带选取R_g的数值，从附图5中可以看 到对应不同的并联谐振频率，都有一组R_g值满足沟壑带。图5反映的Z_∥R的 固有特性，即谐振频率处对应的Z_∥R的分母模值为最小。】

一种有源电力滤波器的输出滤波方法，采用前述的有源电力滤波器的输出滤 波电路滤除1kHz以上的高次谐波，单倍及双倍开关谐波。

一种有源电力滤波器的输出滤波电路的设计方法，所述的输出滤波电路为前 述的有源电力滤波器的输出滤波电路；各参数的确定过程如下：

(1)逆变器侧电感L₁满足下式：

$\frac{U_{\mathrm{dc}}{T}_s}{8\times 10\%I_{\mathrm{refm}}}<L_1<\frac{5U_{\mathrm{dc}}{T}_s}{3{\mathrm{\Delta i}}_{\mathrm{ref}}}$

其中，I_refm是有源电力滤波器输出峰值电流，U_dc是直流电压，Ts是开关周 期,△i_ref为一个控制周期参考电流变化量，取为有源电力滤波器的输出电流 的1／5；

(2)所述的网侧电感L₂与并联电容总和C_all设计满足：

网侧电感L₂和并联的总电容是抑制并网输出电流高频纹波，对低频段影响 很小，所以两个参数的设计要综合考虑。电感L₁+L₂上的总压降不能高于 逆变器接入电网点总电压的10％，同时为了保证有源电力滤波器的低频控 制性能和高频滤波性能，LCL输出滤波电路的谐振频率f_res设计为：

10f₁＜f_res<0.5f_s，f₁是基波频率，f_s是单倍开关频率；并 联电容的总数值要满足装置的无功功率的要求：并联支路总电容的无功容 量要求小于装置无功容量的5％；C_all的表达式为C_all=C_h+C_f+C_fd+C_d；

(3)并联支路其余参数设计满足：

$\left(\begin{array}{c}{C}_d=\frac{1}{2}{C}_{\mathrm{all}}\\ C_h=\frac{1-k}{2}{C}_{\mathrm{all}}\\ C_f=\frac{20k}{54}{C}_{\mathrm{all}},C_{\mathrm{fd}}=\frac{7k}{54}{C}_{\mathrm{all}}\end{array}\right),$其中k为滤波配比因子，根据系统谐

振峰值最低点来确定；

(4)R_d的选取：

选取1Ω<R_d<3Ω；

网侧并联电阻R_g的设计

先根据下面表达式确定并联谐振频率fsp，再根据关系图的沟壑带选取Rg 的取值；

$f_{\mathrm{sp}}=\frac{1}{2\pi }\sqrt{\frac{C_f+C_{\mathrm{fd}}}{C_f{C}_{\mathrm{fd}}(L_{\mathrm{fd}}+L_f)}};$

所述的关系图是下式中分母模值|R_gZ_fm+Z_fz|与频率f和R_g的关系图；

$Z_{//R}=\frac{R_g{Z}_{\mathrm{fz}}}{R_g{Z}_{\mathrm{fm}}+Z_{\mathrm{fz}}}$

其中，

Z_fz=s⁴L_fC_fL_fdC_fd+s²(L_fC_f+L_fdC_fd)+1

Z_fm=s³C_fC_fd(L_f+L_fd)+s(C_f+C_fd)，s表示频域的因子，即s=j ω。

该输出滤波电路在传统的LCL输出滤波电路的基础上增加了RC阻尼支路和 两条LC谐振支路，同时在网侧小电感上并联电阻，设计过程清晰，所述的DRLCL 滤波电路可以有效滤除高频谐波，及单双倍开关谐波。

所述的逆变器侧电感L₁用于平滑电压纹波；网侧电感L₂用于抑制高频谐 波；阻尼支路R_dC_d用来抑制LCL电路结构的并联谐振尖峰，本电路谐振频率设 计在6kHz；两条LC开关谐振支路分别在f_s(单倍开关频率)和2f_s处谐振，即 在这两处频率为零阻抗；由于阻尼电阻R_d的存在，高频衰减速度会减小，所以 通过单电容支路C_h是改善高频衰减特性；由于有两个并联开关谐振支路，所以 会在f_s和2f_s之间引入一个并联谐振点，即本发明所述的f_sp，会导致系统不稳定， 用网侧并联R_g来抑制这个并联谐振影响。

所述的DRLCL电路设计方法为：

DRLCL电路设计顺序上先要设计逆变器侧电感L₁的取值，然后确定网侧电 感L₂的值，进而根据相对应的LCL滤波要求设计总电容取值，最后讨论并联支 路每个参数的设计方法。

逆变器侧电感L₁与网侧电感L₂与并联电容总和C_all选取原则与普通的 LCL参数设计一样。

L₁上同时流过了装置输出的低频谐波电流和开关纹波电流，所以L₁的设计 既要满足电流跟踪能力的要求，又要满足满足开关纹波电流的要求。即要满足表 达式：

$\frac{U_{\mathrm{dc}}{T}_s}{8\times 10\%I_{\mathrm{refm}}}<L_1<\frac{5U_{\mathrm{dc}}{T}_s}{3{\mathrm{\Delta i}}_{\mathrm{ref}}}$

其中，I_refm是有源电力滤波器输出峰值电流，U_dc是直流电压(700V)，Ts是 开关周期(1／16000s)，△i_ref为一个控制周期参考电流变化量，可以取为有源电力滤 波器输出电流的1／5。

DRLCL的电容设计要参考基本LCL参数设计，网侧电感L₂和并联的总电 容是抑制并网输出电流高频纹波，对低频段影响很小，所以两个参数的设计要综 合考虑。电感L₁+L₂上的总压降不能高于10％，同时为了保证有源电力滤波器的 低频控制性能和高频滤波性能，LCL输出滤波电路的谐振频率f_res一股设计为： 10f₁<f_res<0.5f_s，f₁是基波频率，f_s是单倍开关频率。并联电容的总数值要满足装置 的无功功率的要求：并联支路总电容的无功容量要求小于装置无功容量的5％。 谐振频率表达式为：

$f_{\mathrm{res}}=\frac{1}{2\pi }\sqrt{\frac{L_1+L_2}{L_1{L}_2{C}_{\mathrm{all}}}}$

所述的DRLCL电路中R_g的主要作用是抑制两条谐振支路并联谐振峰值的 作用，对于所需要的滤波频段的滤波性能几乎没有影响，所以对并联支路参数的 影响可以忽略，讨论并联支路参数设计时，R_g阻抗不计入在内。

所述的单倍开关谐波支路和双倍开关谐波支路的阻抗包括一个并联谐振点 和两个串联谐振点，对应的频率解分别为：

$f_s=\frac{1}{2\pi \sqrt{L_f{C}_f}},{2f}_s=\frac{1}{2\pi \sqrt{L_{\mathrm{fd}}{C}_{\mathrm{fd}}}}$

$f_{\mathrm{sp}}=\frac{1}{2\pi }\sqrt{\frac{C_f+C_{\mathrm{fd}}}{C_f{C}_{\mathrm{fd}}(L_{\mathrm{fd}}+L_f)}}$

为保证两个谐振支路的滤波Q值相等，上述解还应满足：

${2f}_s-f_{\mathrm{sp}}=f_{\mathrm{sp}}-f_s=\frac{1}{2}{f}_s$

当C_h+C_f+C_fd=C’，所述的并联支路中的去除高通支路C_h的其他部分在低频 段与C’和电阻R’构成的单一串联阻尼支路阻抗特性一致，区别仅在单倍及双倍 开关谐振频率。所以所述的并联支路可以简化为R’C’阻尼支路和高通支路C_h并 联。为均衡阻尼损耗和高频衰减效果，C_h设计与C’相等，即满足：

$\left(\begin{array}{c}{C}_h+C_f+C_{\mathrm{fd}}=C_d=\frac{1}{2}{C}_{\mathrm{all}}\\ C_h=\frac{1-k}{2}{C}_{\mathrm{all}}\\ C_f=\frac{20k}{54}{C}_{\mathrm{all}},C_{\mathrm{fd}}=\frac{7k}{54}{C}_{\mathrm{all}}\end{array}\right)$

其中0<k<1。

由于电网电压不产生谐波，所以就谐波而言，电网侧相当于短路，所述的 DRLCL滤波系数为K_M为逆变侧流经电感L₁的电流与网侧剩余电流之比的模：

$K_M=\left|\frac{i_{\mathrm{grid}}\left(s\right)}{i_{\mathrm{invertor}}\left(s\right)}\right|=\left|\frac{x+\mathrm{yj}}{x_1+y_{1}j}\right|$

其中，

$\left(\begin{array}{c}x=(\frac{{\omega }^2}{{\omega }_{s1}^2}-1)(\frac{{\omega }^2}{{\omega }_{s2}^2}-1)\\ y=\frac{\omega R_d{C}_{\mathrm{all}}}{2}(\frac{{\omega }^2}{{\omega }_{s1}^2}-1)(\frac{{\omega }^2}{{\omega }_{s2}^2}-1)\end{array}\right)$

$\left(\begin{array}{c}{x}_1=1-{\omega }^2(L_2{C}_{\mathrm{all}}+\frac{1}{{\omega }_{s1}^2}+\frac{1}{{\omega }_{s2}^2})+{\omega }^4[\frac{L_2{C}_{\mathrm{all}}}{{\omega }_{s1}^2}(1-\frac{20}{54}k)+\frac{L_2{C}_{\mathrm{all}}}{{\omega }_{s2}^2}(1-\frac{7}{54}k)+\frac{1}{{\omega }_{s1}^2{\omega }_{s2}^2}]\\ -{\omega }^6\frac{(2-k)L_2{C}_{\mathrm{all}}}{2{\omega }_{s1}^2{\omega }_{s2}^2}\\ y_1=\frac{\omega R_d{C}_{\mathrm{all}}}{2}-{\omega }^3{R}_d[\frac{L_2{C}_{\mathrm{all}}^2}{4}+\frac{C_{\mathrm{all}}}{2}(\frac{1}{{\omega }_{s1}^2}+\frac{1}{{\omega }_{s2}^2})]\\ +{\omega }^5{R}_d[\frac{L_2{C}_{\mathrm{all}}^2}{4{\omega }_{s1}^2}(1-\frac{20}{27}k)+\frac{L_2{C}_{\mathrm{all}}^2}{4{\omega }_{s2}^2}(1-\frac{7}{27}k)+\frac{C_{\mathrm{all}}}{2{\omega }_{s1}^2{\omega }_{s2}^2}]-{\omega }^7\frac{L_2{R}_d(1-k)C_{\mathrm{all}}^2}{4{\omega }_{s1}^2{\omega }_{s2}^2}\end{array}\right)$

ω是系统的各次谐波的角频率，ω_s1是单倍开关谐波角频率，ω_s2是双倍开 关谐波角频率，C_all是所述并联支路的所有电容的代数和。当R_d=0时，通过绘 制出K_M和k，f的三维关系图(附图3)，k的最优值应满足滤波系数对应系统谐 振频率取最小值，参照附图3：当频率取得系统的谐振频率时，寻找K_M的最小 值即可确定最优k值。

选取最佳k值以后，通过绘制K_M和R_d，f的的关系确定R_d，R_d的选取原则： 应考虑阻尼损耗和高频谐波的滤波效果，一定范围内，其数值增大，滤波效果会 变好，但是损耗会增加，数值减小，滤波效果会变差。参照附图4，：R_d>1时， 5kHz-10kHz频段的滤波系数基本不变，结合R_d的选取原则确定R_d的值。

所述的网侧并联电阻R_g不但能承担担电阻R_d的部分作用，还有利于减少系 统的总损耗，同时还能抑制两条并联的开关谐波支路的并联谐振点。R_g与两条 并联的开关谐波支路的并联阻抗Z_∥R为：

$Z_{//R}=\frac{R_g{Z}_{\mathrm{fz}}}{R_g{Z}_{\mathrm{fm}}+Z_{\mathrm{fz}}}$

其中，

Z_fz=s⁴L_fC_fL_fdC_fd+s²(L_fC_f+L_fdC_fd)+1

Z_fm=s³C_fC_fd(L_f+L_fd)+s(C_f+C_fd)

根据所述的Z_∥R表达式绘制出分母模值|R_gZ_fm+Z_fz|与频率f和R_g的关系图(附 图5)，R_g的选取应遵循：Z_∥R的分母模值在并联谐振频率处取最小值，结合这个 原则并参考附图5中的沟壑带选取R_g的数值，从附图5中可以看到对应不同的 并联谐振频率，都有一组R_g值满足沟壑带。

输出滤波电路，其特征在于，其转移导纳传递函数为：

$G_{\mathrm{DRLCL}}\left(s\right)=\frac{i_{\mathrm{grid}}\left(s\right)}{u_{\mathrm{invertor}}\left(s\right)}=\frac{{\mathrm{\alpha s}}^6+{\mathrm{\beta s}}^5+{\mathrm{ϵs}}^4+{\mathrm{\delta s}}^3+{\mathrm{\eta s}}^2+\mathrm{\mu s}+\sigma }{{\gamma }_1{s}^8+{\lambda }_1{s}^7+{\alpha }_1{s}^6+{\beta }_1{s}^5+{ϵ}_1{s}^4+{\delta }_1{s}^3+{\eta }_1{s}^2+{\mu }_{1}s}$

其中，

γ₁=R_gL₁L₂R_dC_dC_hL_fC_fL_fdC_fd

λ₁=R_gL₁L₂L_fC_fL_fdC_fd(C_d+C_h)+L₁L₂R_dC_dL_fC_fL_fdC_fd

α₁=L_fC_fL_fdC_fd(L₁L₂+R_gR_dC_d(L₁+L₂))+R_dC_dL_fdC_fd(C_h+C_f))

  +R_gL₁L₂(R_dC_dL_fC_f(C_h+C_fd)

β₁=L₁L₂R_dC_d(L_fdC_fd+L_fC_f)+R_g(L₁+L₂)L_fC_fL_fdC_fd

  +R_gL₁L₂(C_fdL_fC_f+L_fC_f(C_h+C_d)+L_fdC_fd(C_h+C_f+C_d))

ε₁=R_gR_dC_d(L₁+L₂)(L_fC_f+L_fdC_fd)+L₁L₂(L_fC_f+L_fdC_fd)

  +R_gR_dC_dL₁L₂(C_h+C_f+C_f1))

δ₁=R_g(L₁+L₂)(L_fC_f+L_fdC_fd)

  +R_gL₁L₂(C_d+C_h+C_f+C_f1)+R_dC_dL₁L₂

η₁=R_gR_dC_d(L₁+L₂)+L₁L₂μ₁=R_g(L₁+L₂)

α=L₂R_gC_dL_fC_fL_fdC_fd

β＝R_gR_dC_dL_fC_fL_fdC_fd+L₂L_fC_fL_fdC_fd

ε＝R_gL_fC_fL_fdC_fd+L₂R_dC_d(L_fdC_fd+L_fC_f)

δ=(R_gR_dC_d+L₂)(L_fC_f+L_fdC_fd)

η＝L₂R_dC_d+R_g(L_fC_f+L_fdC_fd)

μ＝R_gR_dC_d+L₂σ=R_g

其滤波系数为逆变侧流经电感L1的电流与网侧剩余电流之比的模，即前述的 K_M。

有益效果：

本发明的有源电力滤波器的输出滤波电路、滤波方法及设计方法，有源电 力滤波器的输出滤波电路由逆变器侧电感L₁、网侧电感L₂、网侧并联电阻R_g、 阻尼支路R_dC_d、高通支路C_h、单倍开关谐波支路C_fL_f、双倍开关谐波支路C_fdL_fd组成。本发明的DRLCL电路可以有效的滤除1kHz以上的高次谐波，单倍及双 倍开关谐波，滤波效果完全满足IEEE519-1992关于各次谐波的要求，并且不会 增加控制系统的复杂性。

本发明在传统的LCL输出滤波电路的基础上增加了RC阻尼支路和两条LC 谐振支路，同时在网侧小电感上并联电阻，不但继承了LCL输出滤波电路的优点， 同时还可以抑制了系统不稳定因素，有效的抑制高频谐波和开关纹波，滤波效果 极佳，应用范围广(适用于单相或者三相有源电力滤波器)，其设计方法亦可以作 为并网逆变器的输出滤波电路设计的参考依据。

附图说明

图1是所述的DRLCL输出滤波电路单相电路图；

图2是单RC阻尼支路与RC+2条开关谐波支路阻抗对比图；

图3是R_d=0时，K_M和k，f的三维关系图；

图4是k=0.37时，K_M和R_d，f的三维关系图；

图5是分母模值|R_gZ_fm+Z_fz|与频率f和R_g的关系图；

图6是逆变器侧电感L₁上的电流波形(a图)及其FFT分析(b图)；

图7是经过DRLCL滤波后有源电力滤波器输出电流波形(a图)及其FFT 分析(b图)；

图8投入有源电力滤波器后电网电流波形(a图)及其FFT分析(b图)。

具体实施方式

以下将结合附图和具体实施例对本发明做进一步详细说明：

实施例1：

以下结合附图作详述，但不作为本发明的限定。

一种有源电力滤波器(有源电力滤波器)的新型输出滤波电路(DRLCL)结构：

所述的DRLCL电路，其特征在于，由逆变器侧电感L₁、网侧电感L₂、网 侧并联电阻R_g、阻尼支路R_dC_d、高通支路C_h、单倍开关谐波支路C_fL_f、双倍开 关谐波支路C_fdL_fd构成；

其中，逆变侧电感L₁接在逆变器侧C点和并联支路公共点B之间；网侧电 感L₁接在网侧A点和并联支路公共点B之间；网侧并联电阻R_g并联在网侧电 感L₂两端；阻尼支路中R_d与Ｃ_d串联后接在并联支路公共点B和D之间；高通 支路C_h接在并联支路公共点B和D之间；单倍开关谐波支路中C_f与L_f串联后 接在并联支路公共点B和D之间；双倍开关谐波支路中C_fd与L_fd串联后接在并 联支路公共点B和D之间；其中阻尼支路R_dC_d、高通支路C_h、单倍开关谐波支 路C_fL_f、双倍开关谐波支路C_fdL_fd整体构成并联支路。

本发明所述的电路如附图1所示。图中逆变器侧电感L₁用于平滑电压纹波； 网侧电感L₂用于抑制高频谐波；阻尼支路R_dC_d用来抑制LCL电路结构的并联 谐振尖峰，本电路谐振频率设计在6kHz；两条LC开关谐振支路分别在f_s(单倍 开关频率)和2f_s处谐振，即在这两处频率为零阻抗；由于阻尼电阻R_d的存在， 高频衰减速度会减小，所以通过单电容支路C_h是改善高频衰减特性；由于有两 个并联开关谐振支路，所以会在f_s和2f_s之间引入一个并联谐振点，即本发明所 述的f_sp，会导致系统不稳定，用网侧并联R_g来抑制这个并联谐振影响。

所述的输出滤波电路的转移导纳传递函数为：

$G_{\mathrm{DRLCL}}\left(s\right)=\frac{i_{\mathrm{grid}}\left(s\right)}{u_{\mathrm{invertor}}\left(s\right)}=\frac{{\mathrm{\alpha s}}^6+{\mathrm{\beta s}}^5+{\mathrm{ϵs}}^4+{\mathrm{\delta s}}^3+{\mathrm{\eta s}}^2+\mathrm{\mu s}+\sigma }{{\gamma }_1{s}^8+{\lambda }_1{s}^7+{\alpha }_1{s}^6+{\beta }_1{s}^5+{ϵ}_1{s}^4+{\delta }_1{s}^3+{\eta }_1{s}^2+{\mu }_{1}s}---\left(1\right)$

其中，

γ₁=R_gL₁L₂R_dC_dC_hL_fC_fL_fdC_fd

λ₁=R_gL₁L₂L_fC_fL_fdC_fd(C_d+C_h)+L₁L₂R_dC_dL_fC_fL_fdC_fd

α₁=L_fC_fL_fdC_fd(L₁L₂+R_gR_dC_d(L₁+l₂))+R_dC_dL_fdC_fd(C_h+C_f))

  +R_gL₁L₂(R_gC_dL_fC_f(C_h+C_fd)

β₁=L₁L₂R_dC_d(L_fdC_fd+L_fC_f)+R_g(L₁+L₂)L_fC_fL_fdC_fd

  +R_gL₁L₂(C_fdL_fC_f+L_fC_f(C_h+C_d)+L_fdC_fd(C_h+C_f+C_d))

ε₁=R_gR_dC_d(L₁+L₂)(L_fC_f+L_fdC_fd)+L₁L₂(L_fC_f+L_fdC_fd)

  +R_gR_dC_dL₁L₂(C_h+C_f+C_f1))

δ₁=R_g(L₁+L₂)(L_fC_f+L_fdC_fd)

  +R_gL₁L₂(C_d+C_h+C_f+C_f1)+R_dC_dL₁l₂

η₁=R_gR_dC_d(l₁+l₂)+l₁l₂μ₁=R_g(l₁+l₂)

α=L₂R_dC_dL_fC_fL_fdC_fd

β＝R_GR_dC_dL_fC_fL_fdC_fd+L₂L_fC_fL_fdC_fd

ε＝R_gL_fC_fL_fdC_fd+L₂R_dC_d(L_fdC_fd+L_fC_f)

δ=(R_gR_dC_d+L₂)L_fC_f+L_fdC_fd)

η＝L₂R_dC_d+R_g(L_fC_f+L_fdC_fd)

μ＝R_gR_dC_d+L₂σ=R_g

所述的DRLCL电路设计方法为：

DRLCL电路设计顺序上先要设计逆变器侧电感L₁的取值，然后确定网侧电 感L₂的值，进而根据相对应的LCL滤波要求设计总电容取值，最后讨论并联支 路每个参数的设计方法。

逆变器侧电感L₁与网侧电感L₂与并联电容总和C_all选取原则与普通的 LCL参数设计一样。

(1)逆变器侧电感L₁的设计：

L₁上同时流过了装置输出的低频谐波电流和开关纹波电流，所以L₁的设计 既要满足电流跟踪能力的要求，又要满足满足开关纹波电流的要求。即要满足表 达式(2)，

$\frac{U_{\mathrm{dc}}{T}_s}{8\times 10\%I_{\mathrm{refm}}}<L_1<\frac{5U_{\mathrm{dc}}{T}_s}{3{\mathrm{\Delta i}}_{\mathrm{ref}}}---\left(2\right)$

其中，I_refm是有源电力滤波器输出峰值电流，U_dc是直流电压(700V)，Ts是 开关周期(1／16000s)，△i_ref为一个控制周期参考电流变化量，可以取为有源电力滤 波器输出电流的1／5。

(2)所述的网侧电感L₂与并联电容总和C_all设计：

DRLCL的电容设计要参考基本LCL参数设计，网侧电感L₂和并联的总电 容是抑制并网输出电流高频纹波，对低频段影响很小，所以两个参数的设计要综 合考虑。电感L₁+L₂上的总压降不能高于10％，同时为了保证有源电力滤波器的 低频控制性能和高频滤波性能，LCL输出滤波电路的谐振频率f_res一股设计为： 10f₁<f_res<0.5f_s，f₁是基波频率，f_s是单倍开关频率。并联电容的总数值要满足装置 的无功功率的要求：并联支路总电容的无功容量要求小于装置无功容量的5％。

谐振频率表达式为：

$f_{\mathrm{res}}=\frac{1}{2\pi }\sqrt{\frac{L_1+L_2}{L_1{L}_2{C}_{\mathrm{all}}}}---\left(3\right)$

(3)所述的并联支路其余参数设计：

所述的DRLCL电路中R_g的主要作用是抑制两条谐振支路并联谐振峰值的 作用，对于所需要的滤波频段的滤波性能几乎没有影响，所以对并联支路参数的 影响可以忽略，讨论并联支路参数设计时，R_g阻抗不计入在内。

所述的单倍开关谐波支路和双倍开关谐波支路的阻抗包括一个并联谐振点 和两个串联谐振点，对应的频率解分别为：

$\left(\begin{array}{c}{f}_s=\frac{1}{2\pi \sqrt{L_f{C}_f}},2f_s=\frac{1}{2\pi \sqrt{L_{\mathrm{fd}}{C}_{\mathrm{fd}}}}\\ f_{\mathrm{sp}}=\frac{1}{2\pi }\sqrt{\frac{C_f+C_{\mathrm{fd}}}{C_f{C}_{\mathrm{fd}}(L_{\mathrm{fd}}+L_f)}}\end{array}\right)---\left(4\right)$

为保证两个谐振支路的滤波Q值相等，上述解还应满足：

${2f}_s-f_{\mathrm{sp}}=f_{\mathrm{sp}}-f_s=\frac{1}{2}{f}_s---\left(5\right)$

由附图2可以看出，当C_h+C_f+C_fd=C’，所述的并联支路中的去除高通支路 C_h的其他部分在低频段与C’和电阻R’构成的单一串联阻尼支路阻抗特性一致， 区别仅在两个开关谐振点。所以所述的并联支路可以简化为R’C’阻尼支路和高 通支路C_h并联。为均衡阻尼损耗和高频衰减效果，C_h设计与C’相等，即满足：

$\left(\begin{array}{c}{C}_h+C_f+C_{\mathrm{fd}}=C_d=\frac{1}{2}{C}_{\mathrm{all}}\\ C_h=\frac{1-k}{2}{C}_{\mathrm{all}}\\ C_f=\frac{20k}{54}{C}_{\mathrm{all}},C_{\mathrm{fd}}=\frac{7k}{54}{C}_{\mathrm{all}}\end{array}\right)---\left(6\right)$

其中0<k<1。

由于电网电压不产生谐波，所以就谐波而言，电网侧相当于短路，所述的 DRLCL滤波系数为K_M为逆变侧流经电感L₁的电流与网侧剩余电流之比的模：

$K_M=\left|\frac{i_{\mathrm{grid}}\left(s\right)}{i_{\mathrm{invertor}}\left(s\right)}\right|=\left|\frac{x+\mathrm{yj}}{x_1+y_{1}j}\right|---\left(7\right)$

其中，

$\left(\begin{array}{c}x=(\frac{{\omega }^2}{{\omega }_{s1}^2}-1)(\frac{{\omega }^2}{{\omega }_{s2}^2}-1)\\ y=\frac{\omega R_d{C}_{\mathrm{all}}}{2}(\frac{{\omega }^2}{{\omega }_{s1}^2}-1)(\frac{{\omega }^2}{{\omega }_{s2}^2}-1)\end{array}\right)$

$\left(\begin{array}{c}{x}_1=1-{\omega }^2(L_2{C}_{\mathrm{all}}+\frac{1}{{\omega }_{s1}^2}+\frac{1}{{\omega }_{s2}^2})+{\omega }^4[\frac{L_2{C}_{\mathrm{all}}}{{\omega }_{s1}^2}(1-\frac{20}{54}k)+\frac{L_2{C}_{\mathrm{all}}}{{\omega }_{s2}^2}(1-\frac{7}{54}k)+\frac{1}{{\omega }_{s1}^2{\omega }_{s2}^2}]\\ -{\omega }^6\frac{(2-k)L_2{C}_{\mathrm{all}}}{2{\omega }_{s1}^2{\omega }_{s2}^2}\\ y_1=\frac{\omega R_d{C}_{\mathrm{all}}}{2}-{\omega }^3{R}_d[\frac{L_2{C}_{\mathrm{all}}^2}{4}+\frac{C_{\mathrm{all}}}{2}(\frac{1}{{\omega }_{s1}^2}+\frac{1}{{\omega }_{s2}^2})]\\ +{\omega }^5{R}_d[\frac{L_2{C}_{\mathrm{all}}^2}{4{\omega }_{s1}^2}(1-\frac{20}{27}k)+\frac{L_2{C}_{\mathrm{all}}^2}{4{\omega }_{s2}^2}(1-\frac{7}{27}k)+\frac{C_{\mathrm{all}}}{2{\omega }_{s1}^2{\omega }_{s2}^2}]-{\omega }^7\frac{L_2{R}_d(1-k)C_{\mathrm{all}}^2}{4{\omega }_{s1}^2{\omega }_{s2}^2}\end{array}\right)$

ω是系统的各次谐波的角频率，ω_s1是单倍开关谐波角频率，ω_s2是双倍开 关谐波角频率，C_all是所述并联支路的所有电容的代数和。当R_d=0时，通过绘 制出K_M和k，f的三维关系图(附图3)，k的最优值应满足滤波系数对应系统谐 振频率取最小值，参照附图3：当频率取得系统的谐振频率时，寻找KM的最小 值即可确定最优k=0.37。

选取最佳k值以后，通过绘制K_M和R_d，f的的关系确定R_d，R_d的选取原则： 应考虑阻尼损耗和高频谐波的滤波效果，一定范围内，其数值增大，滤波效果会 变好，但是损耗会增加，数值减小，滤波效果会变差。参照附图4，：R_d>1时， 5kHz-10kHz频段的滤波系数基本不变，结合R_d的选取原则确定R_d的值，本实 施例取为2Ω。

(4)网侧并联电阻R_g的设计

所述的网侧并联电阻R_g并联在网侧电感L₂两侧，由于网侧电压并不产生谐 波，所以对于谐波而言网侧相当于短路，即电阻与两条两条并联的开关谐波支路 相当于，主要用与抑制两条并联的开关谐波支路的并联谐振点，同时配合R_d抑 制整个DRLCL电路系统的谐振点，由于网侧电感L₂的内阻非常小，所有的输 出电流几乎从网侧电感L₂上流过，而R_g上几乎没有电流，所以R_g损耗非常小， 这样电阻R_g不但能承担担电阻R_d的部分作用，还有利于减少系统的总损耗，同 时还能抑制两条并联的开关谐波支路的并联谐振点。R_g与两条并联的开关谐波 支路的并联阻抗Z_∥R为：

$Z_{//R}=\frac{R_g{Z}_{\mathrm{fz}}}{R_g{Z}_{\mathrm{fm}}+Z_{\mathrm{fz}}}---\left(8\right)$

其中，

Z_fz=s⁴L_fC_fL_fdC_fd+s²(L_fC_f+L_fdC_fd)+1

Z_fm=s³C_fC_fd(L_f+L_fd)+a(C_f+C_fd)

根据所述的Z_∥R表达式绘制出分母模值|R_gZ_fm+Z_fz|与频率f和R_g的关系图(附 图5)，R_g的选取应遵循：Z_∥R的分母模值在并联谐振频率处取最小值，结合这个 原则并参考附图5中的沟壑带选取R_g的数值，从附图5中可以看到对应不同的 并联谐振频率，都有一组R_g值满足沟壑带，本实施例取值为1Ω。

结合所述的参数设计方法，设计理想的仿真参数如表I所示：

表I DRLCL参数

参数 数值 L₁500uH L₂30uH R_g1Ω R_d2Ω C_h7.875uF C_d12.5uF C_f3.426uF C_fd1.199uF L_f28.881uH

L_fd20.631uH

由于工程制作工艺的限制，对表I的个别参数做近似处理：

C_h=8uF，C_f=3.5uF，C_fd=1.2uF，L_f＝29uH，L_fd=20uH，其他参数与表I 中一致。上述参数应用于在66KVA的三相三线有源电力滤波器的样机，得到滤 波前后波形图及FFT分析图，如附图6-8所示。