一种符合ISO/IEC15693标准的信号分析系统及其工作方法

摘要

本发明涉及一种符合ISO/IEC15693标准的信号分析系统，包括基于FPGA的硬件、基于C/C++的软件框架。本发明能在空中监听读卡器和标签的交互信号，通过上位机的算法解析显示信号，从而自动验证阅读器和电子标签之间的数据传输是否正确，提高了芯片验证的效率和准确度；进一步，本发明包括历史记录，能将验证的各项结果数据存储起来，以便验证人员查看分析，更加方便；进一步，本发明的硬件价格低廉，算法功能集中在上位机软件，降低了RFID测试的成本，提高了RFID测试系统二次开发的效率。

说明书

技术领域

本发明涉及一种符合ISO/IEC15693标准的信号分析系统及其工作方法，属于射频识别 标签芯片的验证技术领域。

背景技术

射频识别技术即RFID(Radio Frequency Identification),是一种非接触的，能自动识 别目标物体的通信技术。射频识别系统由电子标签(VICC,Vicinity Integrated Circuit(s) Cards)和阅读器(VCD,Vicinity Coupling Device)构成。

对于符合15693协议的标签芯片，VCD发送给VICC的命令有15条之多，而且命令帧的格式 都不相同。而VICC返回给VCD的响应帧的格式也不尽相同。传统的验证方法是验证工程师首 先编写大量的定向激励，然后通过人工的方法来观测和检查仿真结果。这种验证方法效率低 下，可重用性低，而且验证的充分性也得不到保障，往往因为有些功能没有得到完全验证， 从而导致流片失败。

因此，有必要提供一种强而有效的验证平台来验证阅读器和电子标签之间的数据传输是 否正确，从而对15693读卡器和标签芯片能否正常工作进行验证和判断。

发明内容

针对现有技术存在的问题，本发明提供一种符合ISO/IEC15693标准的信号分析系统，该 分析系统以自动验证阅读器和电子标签之间的数据传输是否正确，从而保证ISO/IEC15693 标准下的产品符合规范。

本发明还公开一种上述信号分析系统的工作方法。

本发明的技术方案如下:

一种符合ISO/IEC15693标准的信号分析系统，包括基于FPGA的硬件、基于C/C++的软 件框架；

所述基于FPGA的硬件包括:接收单元、下变频单元和AD转换单元；

所述接收单元，用于在接收读卡器和标签发出的空中信号，并将该信号送到解调单元；

所述下变频单元，用于将接收到的13.56M的空中高频信号下变频为基带信号；

所述AD转换单元，用于将下变频器转换得到的基带信号抽样，并将抽样后的数字信号发 送给上位机；

所述基于C/C++的软件框架包括信号分割单元、解调器、解码器、帧处理模块、历史记录 模块、统计模块和显示控制单元；

所述信号分割单元，用于对硬件发送来的基带信号按照现有技术通过短时傅里叶变化 (STFT)和归一化互相关(FFT-NCC)进行分割，分割为标签基带信号和读卡器基带信号；

所述解调器，用于对通过分割获取的标签和读卡器基带信号进行解调，获得0/1信号；

所述解码器，用于对解调器传来的0/1信号按照ISO/IEC15693协议规定的编码方式解码；

所述帧处理模块，用于对从解码器获取的0/1信号采用ISO/IEC15693协议的第2部分“空 气接口和初始化”中所述的编码方式部分解析成对应的命令帧或数据帧；

所述历史记录模块，用于对信号分割单元、解调器、解码器、帧处理模块得到的数据存 储为文本的形式，方便测试人员查看；

所述统计模块，从基于FPGA的硬件获取的原始基带信号和帧处理模块输出的解析结果保 存为历史记录；供测试人员分析；

所述显示控制单元，用于显示信号分割单元通过时频分析法(STFT)、归一化互相关 (FFT-NCC)得到的信号分割点,解调器通过最大功率法和小波变换法(CWT)得到的0/1信号, 解码器按照协议规定解释出的帧结构。

根据本发明优选的，所述信号分割单元包括时频分析单元，用于对从基于FPGA的硬件获 取的信号进行短时傅里叶变换(STFT)，根据标签信号中有423.75kHz的单载波或423.75kHz 和484.28kHz的双副载波，读卡器信号是没有副载波的基带信号，分割读卡器信号和标签信 号。

根据本发明优选的，所述解调器包括：最大功率法解调单元，用于对二进制幅度键控 (2ASK)调制的信号通过最大功率法解调为0/1信号；小波变换法解调单元，用于对标签发出 的双副载波调制的信号通过小波变换法解调为0/1信号。

一种符合ISO/IEC15693标准的信号分析系统的工作方法，包括步骤如下：

I采用基于FPGA的硬件处理流程:

1)信号进入基于FPGA硬件的接收单元，接收单元将接收到的信号传递给下变频单元，下 变频单元将空中信号中13.56MHz的载波信号去掉，得到基带信号，将基带信号传递给AD转 换单元，AD转换单元用6.25M的抽样频率将模拟信号转化为数字信号，通过PCI总线发送给 上位机进行分析处理；

II采用的基于C/C++的软件框架处理流程:

1)用户通过GUI控制单元，配置信号分割、信号解调时所用的分析算法。配置好的系统 接收来自硬件的经过抽样的基带信号，将该基带信号传送给信号分割单元；信号分割单元使 用GUI配置的算法(短时傅里叶变换STFT或是归一化互相关FFT-NCC)，识别为标签信号和 读卡器信号；将标签信号送入解调器用小波变换法(CWT)和最大功率法解调为0/1信号，将 读卡器信号送入解调器用最大功率法解调为0/1信号，将该0/1信号送入解码器得到帧信号； 将帧信号送入帧处理模块将帧分析为帧头和数据部分；

2)其中STFT变换的步骤是：

第一步：去掉原始信号直流分量。将原始信号和自己的平均值相减，方便后续信号处理；

第二步：求原始信号的短时傅里叶变换，得到二维数组表示时间和频率；

第三步：对二维数组处理，求423.75kHz和484.28kHz维度的平均值，在这两个频率维度 从前向后搜索，以较低幅度跳变到该平均值附近时作为记录点；

第四步：根据协议分析，在双载波调制时，SOF以484.28kHz开始，此时可以准确判断； 在单载波调制时，帧起始以56.64us的低电平开始随后有423.75kHz的信号，因此需要在跳变 点前推56.64us作为起始帧开始；

3)其中归一化互相关FFT-NCC的步骤是：

第一步：根据采样速率Fs和输入码元速率rate获得每个码元内的采样点数N1＝Fs/rate；

第二步：根据输入数据的长度Lenf和N1，计算该段信号中的码元个数N2＝Lenf/N1；

第三步：以N1为间隔抽样(在每个码元中选一点代表该码元)，算得所有抽样的总功率， 当总功率最大，记录此时的抽样值数组dr，此时的抽样能代表码元值；

第四步：将数组dr所有值的平均值做为门限，判定码元的值；

此时得到的该段数据的码元值将进行下一步的4选1或256选1的解码；

4)最大功率法解调法的步骤是：

第一步：根据采样速率Fs和输入码元速率rate获得每个码元内的采样点数N1＝Fs/rate；

第二步：根据输入数据的长度Lenf和N1，计算该段信号中的码元个数N2＝Lenf/N1；

第三步：以N1为间隔抽样(在每个码元中选一点代表该码元)，算得所有抽样的总功率。 当总功率最大，记录此时的抽样值数组dr，此时的抽样能代表码元值；

第四步：将数组dr所有值的平均值做为门限，判定码元的值；

5)小波变换法解调的步骤是：

第一步：原始信号和高斯窗的小波变换得到中间信号，原始信号的双副载波不同频率由 中间信号的信号幅度表示出来。高斯窗的宽度由双载波频率，抽样速率决定；

第二步：将中间信号和Haar小波进行小波变换，检测中间信号的幅度突变沿，上升沿由 局部最大值表示，下降沿由局部最小值表示。Haar小波宽度由码元速率决定；

第三步：取出上述信号极值的坐标，既原始信号频率变化的时间点。局部极值可由矩形 窗内的最值确定，矩形窗的周期由码元速率决定；

第四步：按照15983协议中信号的时间格式进行下一步解码。

本发明的有益效果是:

本发明所述一种符合ISO/IEC15693标准的信号分析系统，包括基于FPGA的硬件、基于 C/C++的软件框架；能在空中监听读卡器和标签的交互信号，通过上位机的算法解析显示信号， 从而自动验证阅读器和电子标签之间的数据传输是否正确，提高了芯片验证的效率和准确度； 进一步，本发明包括历史记录，能将验证的各项结果数据存储起来，以便验证人员查看分析， 更加方便；进一步，本发明的硬件价格低廉，算法功能集中在上位机软件，降低了RFID测试 的成本，提高了RFID测试系统二次开发的效率。

附图说明

图1是本发明所述硬件系统的框图；

图2是本发明所述软件处理流程图。

具体实施方式

下面结合附图对本发明的具体实施方式作进一步说明。

实施例1、

一种符合ISO/IEC15693标准的信号分析系统，包括基于FPGA的硬件、基于C/C++的软 件框架；

所述基于FPGA的硬件包括:接收单元、下变频单元和AD转换单元；

所述接收单元，用于在接收读卡器和标签发出的空中信号，并将该信号送到解调单元；

所述下变频单元，用于将接收到的13.56M的空中高频信号下变频为基带信号；

所述AD转换单元，用于将下变频器转换得到的基带信号抽样，并将抽样后的数字信号发 送给上位机；

所述基于C/C++的软件框架包括信号分割单元、解调器、解码器、帧处理模块、历史记录 模块、统计模块和显示控制单元；

所述信号分割单元，用于对硬件发送来的基带信号按照现有技术通过短时傅里叶变化 (STFT)和归一化互相关(FFT-NCC)进行分割，分割为标签基带信号和读卡器基带信号；

所述解调器，用于对通过分割获取的标签和读卡器基带信号进行解调，获得0/1信号；

所述解码器，用于对解调器传来的0/1信号按照ISO/IEC15693协议规定的编码方式解码；

所述帧处理模块，用于对从解码器获取的0/1信号采用ISO/IEC15693协议的第2部分“空 气接口和初始化”中所述的编码方式部分解析成对应的命令帧或数据帧；

所述历史记录模块，用于对信号分割单元、解调器、解码器、帧处理模块得到的数据存 储为文本的形式，方便测试人员查看；

所述统计模块，从基于FPGA的硬件获取的原始基带信号和帧处理模块输出的解析结果保 存为历史记录；供测试人员分析；

所述显示控制单元，用于显示信号分割单元通过时频分析法(STFT)、归一化互相关 (FFT-NCC)得到的信号分割点,解调器通过最大功率法和小波变换法(CWT)得到的0/1信号, 解码器按照协议规定解释出的帧结构。

所述信号分割单元包括时频分析单元，用于对从基于FPGA的硬件获取的信号进行短时傅 里叶变换(STFT)，根据标签信号中有423.75kHz的单载波或423.75kHz和484.28kHz的双副 载波，读卡器信号是没有副载波的基带信号，分割读卡器信号和标签信号。

所述解调器包括：最大功率法解调单元，用于对二进制幅度键控(2ASK)调制的信号通 过最大功率法解调为0/1信号；小波变换法解调单元，用于对标签发出的双副载波调制的信号 通过小波变换法解调为0/1信号。

实施例2、

一种符合ISO/IEC15693标准的信号分析系统的工作方法，包括步骤如下：

I参照图1：采用基于FPGA的硬件处理流程:

1)信号进入基于FPGA硬件的接收单元，接收单元将接收到的信号传递给下变频单元，下 变频单元将空中信号中13.56MHz的载波信号去掉，得到基带信号，将基带信号传递给AD转 换单元，AD转换单元用6.25M的抽样频率将模拟信号转化为数字信号，通过PCI总线发送给 上位机进行分析处理；

II参照图2：采用的基于C/C++的软件框架处理流程:

1)用户通过GUI控制单元，配置信号分割、信号解调时所用的分析算法。配置好的系统 接收来自硬件的经过抽样的基带信号，将该基带信号传送给信号分割单元；信号分割单元使 用GUI配置的算法(短时傅里叶变换STFT或是归一化互相关FFT-NCC)，识别为标签信号和 读卡器信号；将标签信号送入解调器用小波变换法(CWT)和最大功率法解调为0/1信号，将 读卡器信号送入解调器用最大功率法解调为0/1信号，将该0/1信号送入解码器得到帧信号； 将帧信号送入帧处理模块将帧分析为帧头和数据部分；

2)其中STFT变换的步骤是：

第一步：去掉原始信号直流分量。将原始信号和自己的平均值相减，方便后续信号处理；

第二步：求原始信号的短时傅里叶变换，得到二维数组表示时间和频率；

第三步：对二维数组处理，求423.75kHz和484.28kHz维度的平均值，在这两个频率维度 从前向后搜索，以较低幅度跳变到该平均值附近时作为记录点；

第四步：根据协议分析，在双载波调制时，SOF以484.28kHz开始，此时可以准确判断； 在单载波调制时，帧起始以56.64us的低电平开始随后有423.75kHz的信号，因此需要在跳变 点前推56.64us作为起始帧开始；

3)其中归一化互相关FFT-NCC的步骤是：

第一步：根据采样速率Fs和输入码元速率rate获得每个码元内的采样点数N1＝Fs/rate；

第二步：根据输入数据的长度Lenf和N1，计算该段信号中的码元个数N2＝Lenf/N1；

第三步：以N1为间隔抽样(在每个码元中选一点代表该码元)，算得所有抽样的总功率， 当总功率最大，记录此时的抽样值数组dr，此时的抽样能代表码元值；

第四步：将数组dr所有值的平均值做为门限，判定码元的值；

此时得到的该段数据的码元值将进行下一步的4选1或256选1的解码；

4)最大功率法解调法的步骤是：

第一步：根据采样速率Fs和输入码元速率rate获得每个码元内的采样点数N1＝Fs/rate；

第二步：根据输入数据的长度Lenf和N1，计算该段信号中的码元个数N2＝Lenf/N1；

第三步：以N1为间隔抽样(在每个码元中选一点代表该码元)，算得所有抽样的总功率。 当总功率最大，记录此时的抽样值数组dr，此时的抽样能代表码元值；

第四步：将数组dr所有值的平均值做为门限，判定码元的值；

5)小波变换法解调的步骤是：

第一步：原始信号和高斯窗的小波变换得到中间信号，原始信号的双副载波不同频率由 中间信号的信号幅度表示出来。高斯窗的宽度由双载波频率，抽样速率决定；

第二步：将中间信号和Haar小波进行小波变换，检测中间信号的幅度突变沿，上升沿由 局部最大值表示，下降沿由局部最小值表示。Haar小波宽度由码元速率决定；

第三步：取出上述信号极值的坐标，既原始信号频率变化的时间点。局部极值可由矩形 窗内的最值确定，矩形窗的周期由码元速率决定；

第四步：按照15983协议中信号的时间格式进行下一步解码。